



PROYECTO FIN DE GRADO

TÍTULO: Amplificadores lineales de potencia de alto rendimiento

AUTOR: Ángel de Álvaro Castellanos

TUTOR (o Director en su caso): Francisco Javier Ortega González

DEPARTAMENTO: DIAC



TITULACIÓN: Grado en Ingeniería de Sistemas de Telecomunicación



VºBº

Miembros del Tribunal Calificador:

PRESIDENTE: César Benavente Peces

TUTOR: Francisco Javier Ortega González

SECRETARIO: José Manuel Pardo Martín

Fecha de lectura: de julio



de 2013



Calificación:

El Secretario,

*A mi Madre, porque aunque se fue hace años,
siempre me inculcó los mejores valores que
una persona puede tener y porque ella fue el
ejemplo de lucha que me ha permitido
afrontar con éxito las situaciones difíciles.*

*A mi Padre, por su paciencia, por hacer de
mí la persona que soy hoy en día y porque
sin su confianza y sus consejos no estaría
ahora escribiendo este proyecto.*

*A mi novia Silvia, por su paciencia y
comprensión durante estos años y porque
la infinita confianza depositada en mí ha
marcado un antes y un después en mi vida.*

Mi más sincero agradecimiento a todas las personas que han permitido que el presente proyecto se lleve a término. En especial a:

- *Don Francisco Javier Ortega González, director del presente proyecto, por su acogida y predisposición y porque su dedicación y conocimiento son una fuente de inspiración.*
- *Don César Benavente Peces, profesor titular de la escuela, por su interés y predisposición además de por su incondicional apoyo.*
- *Don Jose Manuel Pardo Martín, profesor titular de la escuela, por estar siempre dispuesto a ayudar y a enseñar.*
- *Al Grupo de Ingeniería de Radio (G.I.R.A.), por su acogida, por permitirme colaborar en sus proyectos y, en general, por esta experiencia tan gratificante.*
- *Don David Tena y Don Moisés Patiño, compañeros del G.I.R.A., por su gran paciencia y dedicación, por sus consejos, por su ayuda y porque siempre están dispuestos a explicarte aquello que no sabes.*
- *Don Javier Torres y Don Alejandro Dionisio, compañeros del G.I.R.A., por sus consejos, por su interés, porque siempre están dispuestos a ayudar y porque son grandes compañeros de trabajo.*
- *Antonio, maestro de laboratorio, por toda su atención y ayuda.*

A todos, mi más sincero agradecimiento.

Resumen

En este proyecto se ha diseñado con éxito un amplificador de potencia cuya misión será trabajar como *driver*, teniendo así que excitar a un amplificador de mayor potencia. Como principales requisitos se puede destacar una potencia de salida de 4 W trabajando a una frecuencia central de 100 MHz con un ancho de banda relativo de entre el 20% y el 30% y un rendimiento tan grande como sea posible.

El diseño se ha considerado exitoso ya que se ha llegado a conseguir un ancho de banda de trabajo por encima de los 4 W del 40% sacrificando el rendimiento ó del 30% con un rendimiento en torno al 90%.

Los contenidos del presente proyecto incluyen los conocimientos teóricos sobre amplificadores de potencia necesarios para comprender lo explicado, así como una descripción detallada de todo el proceso de diseño, optimización, implementación y medidas que se han llevado a cabo.

Por último se muestran unas conclusiones basadas en los resultados experimentales obtenidos así como una serie de mejoras propuestas.

Abstract

In this project, a power amplifier has been successfully designed. The power amplifier designed will perform as a driver whose main target is to excite another power amplifier with a higher output power. As basic requirements can be highlighted an output power of 4 W, a working center frequency at 100 MHz with a relative bandwidth between 20% and 30% with an efficiency as high as possible.

The design has been considered successful because a relative working bandwidth above 4 W of 40% has been reached with a drawback in the efficiency or a relative working bandwidth above 4 W of 30% with around 90% efficiency.

The content of this project includes the theoretical knowledge about power amplifiers needed to follow most of the explanations as well as a detailed description of the whole process involving design, optimization, prototyping and measurement carried out during the project.

Lastly, some conclusions are shown based on experimental results as well as some design improvements.

Capítulo 1. Introducción.....	1
Capítulo 2. Teoría de amplificadores	5
2.1. Introducción.....	7
2.2. Parámetros	9
2.2.1. Adaptación	9
2.2.2. Ruido	9
2.2.3. Estabilidad.....	10
2.2.4. Relaciones de ganancia de potencia en amplificadores	11
2.2.5. Rendimiento	13
2.2.6. Capacidad de potencia normalizada de salida.....	14
2.3. Clases de amplificación.....	14
2.3.1. Clase A	14
2.3.2. Clase B	17
2.3.2.1. <i>Single-ended</i>	17
2.3.2.2. <i>Push-Pull</i>	19
2.3.3. Clase C	21
2.3.4. Clase C saturado.....	25
2.3.5. Clase D	26
2.3.5.1. Clase D en conmutación de tensión.....	27
2.3.6. Clase E	29
2.3.6.1. Clase E paralelo	34
2.3.6.2. Clase E banda ancha	36
2.3.6.2.1. Técnica de compensación de reactancia	37
2.3.6.2.2. Clase E paralelo banda ancha	41
2.3.6.3. Ventajas e inconvenientes de la Clase E	43

Capítulo 3. Transistores GaN	47
3.1. Introducción.....	49
3.2. Ventajas e inconvenientes	51
3.3. Comparación con otras tecnologías.....	52
3.4. Aplicaciones	53
3.5. Caracterización del transistor NPTB00004.....	53
3.5.1. Medidas físicas.....	54
3.5.2. Conclusiones	62
Capítulo 4. Diseño	65
4.1. Introducción.....	67
4.2. Red de salida	67
4.2.1. Cálculo y simulación.....	67
4.2.2. Optimización de la admitancia de la red de salida.....	73
4.3. Conclusiones	77
Capítulo 5. Implementación	81
5.1. Introducción.....	83
5.2. Diseño del PCB	83
5.3. Optimización de la red de salida	86
5.4. Montaje del PCB	89
5.5. Componentes electrónicos.....	90
Capítulo 6. Medidas	93
6.1. Introducción.....	95
6.2. Medida de la potencia de salida y rendimiento	95
6.2.1. Banco de medidas	95
6.2.2. Tensión de alimentación: 9 V	97
6.2.3. Tensión de alimentación: 12 V	99
6.2.4. Tensión de alimentación: 15 V	101
6.2.5. Tensión de alimentación: 18 V	103
6.2.6. Tensión de alimentación: 22 V	105
6.2.7. Tensión de alimentación: 25 V	107

6.3.	Medida de la SWR.....	109
6.3.1.	Banco de medidas	109
6.3.2.	Medida	109
6.4.	Conclusiones	110
Capítulo 7. Conclusiones		115
7.1.	Introducción.....	117
7.2.	Conclusiones generales	117
7.3.	Análisis de las especificaciones de diseño	118
7.4.	Comparación entre simulación y medidas físicas	118
7.5.	Mejoras sugeridas.....	121
Capítulo 8. Presupuesto		123
8.1.	Introducción.....	125
8.2.	Gasto en recursos materiales	125
8.3.	Gasto en recursos humanos	126
8.4.	Gastos totales.....	127
Capítulo 9. Bibliografía		129

Ilustración 1. Esquemático típico Clase A	15
Ilustración 2. Formas de onda típicas Clase A	15
Ilustración 3. Formas de onda típicas de Clase B <i>Single-ended</i>	18
Ilustración 4. Esquemático Clase B <i>Push-Pull</i>	19
Ilustración 5. Formas de onda Clase B <i>Push-Pull</i>	20
Ilustración 6. Circuito eléctrico clase C	22
Ilustración 7. Formas de onda Clase C.....	23
Ilustración 8. Curva de rendimiento en función del ángulo de conducción.....	25
Ilustración 9. Forma de onda clase C saturada.....	26
Ilustración 10. Esquemático clase D. Conmutador de tensión.....	27
Ilustración 11. Circuito clase E convencional.....	31
Ilustración 12. Circuito ideal Clase E convencional	32
Ilustración 13. Formas de onda del colector para el clase E convencional.....	32
Ilustración 14. Circuito clase E paralelo	35
Ilustración 15. Circuito clase E paralelo idealizado.....	35
Ilustración 16. Formas de onda de tensión y corriente para el clase E paralelo	35
Ilustración 17. Circuitos de simple compensación de susceptancia y reactancia	38
Ilustración 18. Representación de la reactancia de la red de carga.....	39
Ilustración 19. Circuitos de doble compensación de susceptancia y reactancia	40
Ilustración 20. Circuito de simple compensación de susceptancia	41
Ilustración 21. Circuito de doble compensación de susceptancia.....	41
Ilustración 22. Estructura del transistor GaN HEMT.....	50
Ilustración 23. NPTB00004	50
Ilustración 24. Circuito equivalente simplificado transistor GaN.....	54
Ilustración 25. <i>Layout</i> del PCB diseñado para caracterizar el transistor.....	54
Ilustración 26. Montaje para la caracterización del transistor.....	56
Ilustración 27. <i>Bias tee</i> empleado	56
Ilustración 28. Representación de la C_{oss} en función de la tensión de alimentación.....	59
Ilustración 29. Drenador cortocircuitado a masa	60
Ilustración 30. Configuración para medir la capacidad de entrada C_{iss}	61
Ilustración 31. Resultados de la medida de la capacidad de entrada	62
Ilustración 32. Circuito de doble compensación de susceptancia.....	68
Ilustración 33. Red de salida calculada.....	68
Ilustración 34. Simulación de la red calculada inicialmente.....	69

Ilustración 35. Red de salida optimizada	69
Ilustración 36. Simulación inicial y simulación optimizada	70
Ilustración 37. Formas de onda ($f = 100$ MHz)	70
Ilustración 38. Formas de onda ($f = 70$ MHz)	71
Ilustración 39. Formas de onda ($f = 130$ MHz)	71
Ilustración 40. Rendimiento en el rango de frecuencias de trabajo	72
Ilustración 41. Potencia de salida en el rango de frecuencias de trabajo	72
Ilustración 42. Red de salida (admitancia optimizada)	73
Ilustración 43. Simulación de la red de salida finalmente implementada	74
Ilustración 44. Formas de onda ($f = 100$ MHz)	74
Ilustración 45. Formas de onda ($f = 70$ MHz)	75
Ilustración 46. Formas de onda ($f = 130$ MHz)	75
Ilustración 47. Rendimiento en el rango de frecuencias de trabajo	76
Ilustración 48. Potencia de salida en el rango de frecuencias de trabajo	76
Ilustración 49. Circuito completo diseñado	79
Ilustración 50. <i>Layout</i> circuito	83
Ilustración 51. Bloques del circuito	84
Ilustración 52. PCB de optimización de la red de salida	87
Ilustración 53. Medidas de las iteraciones de la optimización	88
Ilustración 54. Montaje final del PCB	90
Ilustración 55. Banco de medida: Medida de potencia de salida y del rendimiento	95
Ilustración 56. Potencia de salida (Tensión de alimentación 9 V)	97
Ilustración 57. Rendimiento (Tensión de alimentación 9 V)	97
Ilustración 58. Ganancia (Tensión de alimentación 9 V)	98
Ilustración 59. Espectro $f = 85$ MHz (9 V)	98
Ilustración 60. Espectro $f = 100$ MHz (9 V)	98
Ilustración 61. Espectro $f = 110$ MHz (9 V)	98
Ilustración 62. Espectro $f = 125$ MHz (9 V)	98
Ilustración 63. Potencia de salida (Tensión de alimentación 12 V)	99
Ilustración 64. Rendimiento (Tensión de alimentación 12 V)	99
Ilustración 65. Ganancia (Tensión de alimentación 12 V)	100
Ilustración 66. Espectro $f = 85$ MHz (12 V)	100
Ilustración 67. Espectro $f = 100$ MHz (12 V)	100
Ilustración 68. Espectro $f = 110$ MHz (12 V)	100

Ilustración 69. Espectro $f = 125$ MHz (12 V)	100
Ilustración 70. Potencia de salida (Tensión de alimentación 15 V).....	101
Ilustración 71. Rendimiento (Tensión de alimentación 15 V)	101
Ilustración 72. Ganancia (Tensión de alimentación 15 V).....	102
Ilustración 73. Espectro $f = 85$ MHz (15 V)	102
Ilustración 74. Espectro $f = 100$ MHz (15 V)	102
Ilustración 75. Espectro $f = 85$ MHz (110 V)	102
Ilustración 76. Espectro $f = 125$ MHz (15 V)	102
Ilustración 77. Potencia de salida (Tensión de alimentación 18 V).....	103
Ilustración 78. Rendimiento (Tensión de alimentación 18 V)	103
Ilustración 79. Ganancia (Tensión de alimentación 18 V).....	104
Ilustración 80. Espectro $f = 85$ MHz (18 V)	104
Ilustración 81. Espectro $f = 100$ MHz (18 V)	104
Ilustración 82. Espectro $f = 110$ MHz (18 V)	104
Ilustración 83. Espectro $f = 125$ MHz (18 V)	104
Ilustración 84. Potencia de salida (Tensión de alimentación 22 V).....	105
Ilustración 85. Rendimiento (Tensión de alimentación 22 V)	105
Ilustración 86. Ganancia (Tensión de alimentación 22 V).....	106
Ilustración 87. Espectro $f = 85$ MHz (22 V)	106
Ilustración 88. Espectro $f = 100$ MHz (22 V)	106
Ilustración 89. Espectro $f = 110$ MHz (22 V)	106
Ilustración 90. Espectro $f = 125$ MHz (22 V)	106
Ilustración 91. Potencia de salida (Tensión de alimentación 25 V).....	107
Ilustración 92. Rendimiento (Tensión de alimentación 25 V)	107
Ilustración 93. Ganancia (Tensión de alimentación 25 V).....	108
Ilustración 94. Espectro $f = 85$ MHz (25 V)	108
Ilustración 95. Espectro $f = 100$ MHz (25 V)	108
Ilustración 96. Espectro $f = 110$ MHz (25 V)	108
Ilustración 97. Espectro $f = 125$ MHz (25 V)	108
Ilustración 98. Banco de medida: Medida de la SWR	109
Ilustración 99. Potencia de salida para todas las tensiones de alimentación.....	110
Ilustración 100. Rendimiento para todas las tensiones de alimentación.....	111
Ilustración 101. Ganancia para todas las tensiones de alimentación	111
Ilustración 102. Potencia de salida simulada (Tensión de alimentación 25 V)	119

Ilustración 103. Potencia de salida medida (Tensión de alimentación 25 V)	119
Ilustración 104. Rendimiento simulado (Tensión de alimentación 25 V)	120
Ilustración 105. Rendimiento medido (Tensión de alimentación 25 V)	120

Tabla 1. Resultados de la medida de la capacidad de salida.....	58
Tabla 2. Resultados de la medida de la capacidad de entrada	61
Tabla 3. Resultados de las medidas (Tensión de alimentación: 9 V).....	97
Tabla 4. Resultados de las medidas (Tensión de alimentación: 12 V).....	99
Tabla 5. Resultados de las medidas (Tensión de alimentación: 15 V).....	101
Tabla 6. Resultados de las medidas (Tensión de alimentación: 18 V).....	103
Tabla 7. Resultados de las medidas (Tensión de alimentación: 22 V).....	105
Tabla 8. Resultados de las medidas (Tensión de alimentación: 25 V).....	107

Capítulo 1:

Introducción

El objetivo de este proyecto de fin de grado es el diseño, simulación, implementación y medida de un amplificador de alto rendimiento clase E. La utilización práctica para la que este amplificador ha sido diseñado es como etapa de excitación de un amplificador de mayor potencia.

Todo el proceso que en este proyecto de fin de grado se recoge ha sido dirigido por el Doctor Ingeniero y Catedrático de Escuela Universitaria D. Francisco Javier Ortega González de la Universidad Politécnica de Madrid, dentro de la línea de investigación de amplificadores de potencia de alto rendimiento que se lleva a cabo en el Grupo de Ingeniería de Radio, donde se ha realizado el presente proyecto.

Los amplificadores de potencia son una parte fundamental para cualquier sistema de telecomunicaciones y por tanto, son estudiados en profundidad dentro de la rama de la Electrónica de Comunicaciones.

Con el auge de las Tecnologías de la Información han surgido numerosos sistemas de telecomunicación muy exigentes en lo que a prestaciones se refiere. Entre estas prestaciones se puede destacar por ejemplo la autonomía de los dispositivos móviles.

Gran parte de la energía de las baterías de los dispositivos móviles es consumida durante la transmisión de información. Esa es la razón por la que los dispositivos móviles que actualmente se comercializan tienen una menor autonomía, a pesar de que vienen equipados con baterías de mayor carga eléctrica, comparado con los terminales móviles antiguos de Segunda Generación.

Una de las opciones para tratar de alargar la autonomía de estos dispositivos móviles es tratar de disminuir la cantidad de energía que se disipa en el amplificador en forma de calor o, lo que es lo mismo, aumentar su rendimiento. Al aumentar su rendimiento se aumentará la cantidad de energía de la batería que se transforma en potencia de salida y, por tanto, aumentará su autonomía.

Esta y otras muchas aplicaciones hacen que la optimización de la eficiencia de los amplificadores de potencia sea un campo de investigación importante.

Los contenidos incluidos en el presente documento están organizados en capítulos que siguen el mismo orden que el proceso llevado a cabo para la realización del proyecto.

A lo largo de este documento se describirá la teoría básica de amplificadores necesaria para tener una perspectiva tanto de las distintas clases de amplificación comúnmente usadas como de los principales parámetros frecuentemente usados en la electrónica de comunicaciones en general y en el campo de los amplificadores de alto rendimiento en particular.

Para diseñar un amplificador de estas características es necesario conocer la tecnología de transistores que se va a emplear así como tener correctamente caracterizado el dispositivo activo que se va a emplear. Por ello se ha incluido un capítulo que da una resumida explicación del funcionamiento de la tecnología de transistores empleada en este proyecto así como una comparación con otras tecnologías de transistores existentes. Además en este capítulo se caracterizará el transistor realizando sobre él unas medidas físicas.

En el capítulo relativo al diseño se detalla el método de diseño utilizado basándose en parte de la teoría explicada y en el dispositivo activo caracterizado. Además, en este capítulo se han incluido todas las simulaciones realizadas a fin de predecir y validar el comportamiento del circuito diseñado.

A continuación, en el capítulo donde se describe la implementación, se ha descrito el proceso de diseño y fabricación de la placa de circuito impreso realizada para implementar físicamente el amplificador así como el proceso de ajuste de la red de salida necesario para conseguir tanto la potencia de salida requerida como un alto rendimiento.

Por último, se han incluido tanto las medidas realizadas sobre el amplificador como la configuración del banco de medidas necesario para realizar las mismas. Estas medidas tienen como principal objetivo verificar el correcto funcionamiento del amplificador en base a los requisitos establecidos inicialmente. A fin de estudiar el comportamiento del amplificador implementado se incluirá un capítulo donde se expondrán las conclusiones obtenidas tras analizar detenidamente las medidas realizadas.

Capítulo 2:

Teoría de amplificadores

2.1. Introducción

Existen diferentes tipos de amplificadores que pueden ser clasificados en dos grupos atendiendo a si son lineales o no. Los amplificadores lineales pueden ser de alta ganancia, donde lo que se trata es de obtener la máxima ganancia que el dispositivo puede proporcionar en banda estrecha, de bajo ruido, donde se trata de optimizar la figura de ruido del circuito, de banda ultra-ancha, donde se persigue conseguir una banda de trabajo que cubra varias octavas y por último, de potencia en donde se trata de suministrar una elevada potencia de salida.

Respecto a los amplificadores no lineales, que son normalmente amplificadores de alta potencia en los que los parámetros a optimizar serán la potencia de salida y la eficiencia de conversión DC-RF, se destacan dos tipos: los amplificadores de onda continua, CW (*Continuous Wave*, Onda Continua), cuya señal de entrada es una portadora modulada por la información ininterrumpidamente y amplificadores pulsados en los que la señal a amplificar se interrumpe cíclicamente.

Los amplificadores de potencia emplean dispositivos activos cuyo comportamiento se asemeja o a una fuente de corriente controlada por una tensión para el caso de las clases de amplificación no saturadas, o como un conmutador para el caso de las clases de amplificación saturadas. En este último caso, el transistor pasa de la zona de saturación a corte sin pasar por la zona activa.

Es importante conocer los principales parámetros que comúnmente son usados cuando se habla de amplificadores de potencia, así como las distintas clases de amplificación que son comúnmente utilizadas.

Las clases de amplificación vienen definidas generalmente por un conjunto de formas de onda de tensión y corriente, en el dominio temporal, a la salida del transistor. Esto también puede interpretarse como el conjunto de impedancias que existen en el dominio de la frecuencia, tanto en la componente fundamental como en las componentes armónicas.


Otra manera de interpretar esto, para el caso de las clases de amplificación no saturadas, es analizar la fracción del periodo de la señal que el transistor permanece en conducción. Esta fracción del periodo en que el dispositivo activo conduce viene dada por el semiángulo de conducción, representado por la letra griega θ . De este modo, se establece que cuanto menor sea el semiángulo de conducción, mayor será la eficiencia y menor la linealidad.

En el caso de las clases de conmutación saturadas en las que, como se ha dicho, el transistor actúa como un conmutador entre corte y conducción, la eficiencia teórica es del 100% puesto que un conmutador ideal no debería consumir potencia en ninguno de

los dos estados entre los que conmuta, ya que cuando el dispositivo esta en corte, la corriente será nula y cuando está en conducción será la tensión la que sea nula.

En la práctica el porcentaje teórico no es posible conseguirlo ya que, al no ser un conmutador ideal, siempre existirán pérdidas en el conmutador, concretamente en el transitorio de conmutación. Por tanto, parece inmediato pensar que un parámetro muy influyente será la velocidad con la que el transistor puede conmutar entre los dos estados y esto estará lógicamente relacionado con la capacidad que presente el transistor en la puerta. Debido a esto se han desarrollado diferentes topologías que tratan de minimizar estas pérdidas.

Por tanto, se puede realizar la siguiente clasificación de las distintas clases de amplificación [1]:



Por lo tanto, llegados a este punto, conviene puntualizar algo que es importante tener claro. Las clases conmutadas serán las que más rendimiento tendrán pero las menos lineales, mientras que las clases no saturadas, serán las más lineales, en particular la Clase A, aunque su eficiencia será la más baja.

Como ya se explicó anteriormente, la idea para maximizar la eficiencia en las clases de amplificación conmutadas es evitar que coincidan tensiones no nulas con corrientes no nulas y eso sólo ocurre en los transitorios de conmutación, concretamente cuando el conmutador está pasando de un estado a otro. De esta manera, al minimizarse este

efecto, el resto de los ciclos, tendrán tensión o corriente nulas, siendo la potencia disipada nula.

2.2. Parámetros

2.2.1. Adaptación

Coefficiente de onda estacionaria, SWR (*Standing Wave Ratio*, Relación de onda estacionaria), define la capacidad de interconexión que tiene el amplificador o etapa amplificadora.

$$SWR = \frac{1 + \rho}{1 - \rho} \quad (1)$$

Siendo ρ el coeficiente de reflexión que se define como:

$$\rho = \frac{Z - Z_0}{Z + Z_0} \quad (2)$$

2.2.2. Ruido

El ruido a la entrada se modela como una resistencia a una cierta temperatura que produce una potencia de ruido. La potencia disponible es independiente de esta resistencia con la que se modela el ruido.

$$N = kTB \quad (3)$$

La figura de ruido representa el ruido que genera un dispositivo, en este caso un amplificador.

$$\begin{aligned} F &= 10 \cdot \log \left(\frac{(S/N)_{IN}}{(S/N)_{OUT}} \right) = 10 \cdot \log \left(\frac{P_{N_{out}}}{G \cdot P_{N_{in}}} \right) = \\ &= 10 \cdot \log \left(\frac{N_i + GkTB}{GkTB} \right) = 10 \cdot \log \left(1 + \frac{N_i}{GkTB} \right) \end{aligned} \quad (4)$$

Para el caso en el que se tienen varias etapas conectadas en cascada, la figura de ruido total vendrá dada por la siguiente expresión, conocida como Fórmula de Friis.

$$F = F_1 + \frac{F_2 - 1}{G_1} + \frac{F_3 - 1}{G_1 \cdot G_2} + \dots + \frac{F_{n-1} - 1}{G_1 \cdot G_2 \cdot \dots \cdot G_{n-1}} \quad (5)$$

La medida de ruido se define como el factor de ruido que se obtiene cuando se conectan infinitos de ellos en cascada y viene dado por la siguiente expresión.

$$M = \frac{F - 1}{1 - 1/G} \quad (6)$$

Como se puede ver, demuestra que un amplificador con bajo factor de ruido no garantiza una baja medida de ruido.

La manera equivalente de medir el ruido viene dada por la temperatura equivalente de ruido. Esta temperatura equivalente de ruido se suele situar a la entrada del sistema. Por tanto, la potencia de ruido a la salida vendrá dada por la expresión 7.

$$N_0 = k \cdot G \cdot (T_0 + T_e) \cdot B \quad (7)$$

Estando relacionado con el factor de ruido mediante la expresión 8.

$$F = 1 + \frac{T_e}{T_0} \Leftrightarrow T_e = (F - 1) \cdot T_0 \quad (8)$$

2.2.3. Estabilidad

Otro estudio indispensable al que se le suele someter a un amplificador es el estudio de estabilidad. Es importante que el circuito diseñado sea estable para todo el rango de frecuencias de trabajo ya que, de lo contrario, el circuito oscilará, comportándose por tanto, como un oscilador en vez de como un amplificador .

Para que en una red de dos puertos no exista oscilación, es decir, para que sea incondicionalmente estable, se debe dar la condición de que la parte real de la impedancia vista a la entrada y a la salida hacia dentro de la red de dos puertos, sea mayor que cero para toda carga pasiva situada a la entrada y a la salida para todas las frecuencias de trabajo. Por tanto, hay que identificar qué valores del coeficiente de reflexión en la carga hacen el coeficiente de reflexión a la entrada mayor o igual que uno. Se conseguirá por tanto que el circuito sea incondicionalmente estable cuando el módulo de los coeficientes de reflexión a la entrada y a la salida, tanto visto hacia fuera como hacia dentro de la red de dos puertos, sea menor que uno para todas las frecuencias de trabajo [2].

Cuando un circuito es potencialmente inestable, puede haber valores de los coeficientes de reflexión de la fuente y de la carga para los cuales las partes reales de la impedancia de entrada y de salida sea positiva, siendo así el circuito estable para esa impedancia de entrada y salida determinada. Esos valores de los coeficientes de reflexión a la entrada y a la salida pueden ser determinados mediante un método gráfico empleando la carta Smith y dibujando sobre ella círculos de estabilidad de entrada y de salida. Estos círculos delimitarán ciertas áreas en las cuales, las impedancias que contengan, en su intersección con la carta Smith, serán aquellas que provoquen inestabilidad.

Para estudiar la estabilidad se introduce el factor de Rollet que viene dado por la siguiente expresión.

$$K = \frac{1 + |\Delta|^2 - |S_{11}|^2 - |S_{22}|^2}{2 \cdot |S_{12} \cdot S_{21}|} \quad (9)$$

Donde Δ es:

$$\Delta = S_{11} \cdot S_{22} - S_{12} \cdot S_{21} \quad (10)$$

De este modo se establecen varios criterios para determinar la estabilidad de un circuito. Cuando el factor de Rollet (K), es mayor que la unidad, el circuito será estable, aunque esta no es una condición suficiente para determinar que el circuito sea incondicionalmente estable. Para que esto sea así tendrá que cumplirse también que $|\Delta|$ sea menor o igual que la unidad. De lo contrario, si $|\Delta|$ es mayor que la unidad, el circuito será condicionalmente estable.

Por otro lado, cuando se da que $0 < K < 1$, el transistor será potencialmente inestable, teniendo círculos de estabilidad de entrada y salida que intersecaran la frontera de la carta Smith.

Cuando K valga $-1 < K < 0$, la mayoría de la carta Smith resultará ser parte de la región inestable. Y, por último, cuando $K < -1$, el circuito será inestable y la única manera de estabilizarlo será mediante técnicas de *padding* que consisten en la adaptación resistiva. De este modo se introducen pérdidas, generalmente en la entrada, para así reducir el factor $A \cdot \beta$ y tratar así de que no se cumplan las condiciones de Barkhausen necesarias para que se produzcan oscilaciones.

Estas técnicas de *padding* consiguen aumentar el valor de K, aunque existe la opción de poner un condensador en paralelo con la resistencia de *padding* para que suba el valor de K sobre todo en bajas frecuencias ya que a altas frecuencias el condensador cortocircuitará a la resistencia.

2.2.4. Relaciones de ganancia de potencia en amplificadores

De las diferentes relaciones de potencia surgen tres tipos distintos de ganancias que se definen a continuación.

La ganancia de transducción define la capacidad de amplificación de un amplificador o etapa amplificadora.

$$G(dB) = 10 \cdot \log \left(\frac{P_L}{P_{as}} \right) \quad (11)$$

Siendo

- P_L : Potencia entregada a la carga.
- P_{in} : Potencia entregada al cuadripolo cargado.
- P_{as} : Potencia disponible en el generador.

$$P_{as} = P_{in} |_{\Gamma_L = \Gamma_S^*}$$

- P_{an} : Potencia disponible a la salida del cuadripolo.

$$P_{as} = P_L |_{\Gamma_L = \Gamma_{out}^*}$$

Comúnmente se habla indistintamente de "ganancia" refiriéndose a la ganancia de transducción.

Para que se pueda asumir la expresión (11) es necesario que tanto la entrada como la salida del amplificador estén perfectamente adaptadas.

Por tanto, esta ganancia es dependiente de la impedancia de entrada y de salida, así como de la matriz de parámetros S que tenga el cuadripolo.

La ganancia de potencia se define cuando existe adaptación conjugada a la entrada. Se define según la siguiente expresión.

$$G_P = 10 \cdot \log \left(\frac{P_L}{P_{in}} \right) \quad (12)$$

Esta ganancia dependerá por tanto de la impedancia de salida y de la matriz de parámetros S del cuadripolo.

La ganancia disponible se define cuando se comparan las potencias disponibles a la entrada y a la salida, existiendo adaptación conjugada a la salida. Se define según la siguiente expresión.

$$G_A = 10 \cdot \log \left(\frac{P_{an}}{P_{as}} \right) \quad (13)$$

Esta ganancia dependerá de la impedancia de entrada y de la matriz de parámetros S del cuadripolo.

También se define otro parámetro llamado Máxima Ganancia Disponible (MAG, *Maximum Available Gain*, Máxima ganancia disponible). Esta ganancia se define como la ganancia de transducción en condiciones de adaptación simultánea a la entrada y a la

salida. Sólo se puede obtener cuando el factor de Rollet es mayor que la unidad, es decir, cuando el cuadripolo sea adaptable.

$$MAG = \left| \frac{s_{21}}{s_{12}} \right| \cdot \left(K \pm \sqrt{K^2 - 1} \right) \quad (14)$$

La ganancia será máxima por tanto cuando exista simultáneamente estabilidad incondicional y adaptación conjugada a la entrada y a la salida.

2.2.5. Rendimiento

Otro parámetro básico, y que se perseguirá optimizar, es el rendimiento de conversión de energía del dispositivo. Para ello se llegará incluso a sacrificar la linealidad del sistema, como ya se ha comentado en este capítulo.

Se definen dos tipos de rendimiento, uno en el que solo se compara la potencia de salida que entrega el amplificador con la tensión de alimentación y otra en la que a esta comparación se la añade la potencia de entrada al amplificador.

$$\eta_{DC} = \frac{P_{out}}{P_{DC}} \quad (15)$$

$$\eta_{ou} = \frac{P_{out}}{P_{DC} + P_{in}} \quad (16)$$

De este modo, si se da el caso en que la ganancia del dispositivo es elevada, se puede realizar la siguiente aproximación: $\eta_{ou} \approx \eta_{DC}$.

El rendimiento definido como η_{DC} es también conocido como rendimiento de colector.

Para entender esto bien, conviene realizar un simple balance de potencias en el transistor. Para ello se definen dos potencias entrantes al amplificador, la de la señal de excitación y la señal continua de alimentación. Del mismo modo se definen dos potencias salientes, una la que entrega el amplificador a su salida y otra que se disipa en forma de calor.

$$P_{IN} + P_{DC} = P_{OUT} + P_D \quad (17)$$

De este modo se puede observar que la potencia disipada en forma de calor por el transistor será menor cuanto mayor sea su rendimiento, ya que esto implicará una mayor potencia entregada a la salida respecto a una menor potencia de entrada.

2.2.6. Capacidad de potencia normalizada de salida

Se define como la potencia de salida de radiofrecuencia que se puede obtener sin exceder la corriente y tensión de pico del colector. En este caso se intentará optimizar de manera que su valor sea lo más cercano a la unidad como sea posible. Este parámetro será un buen indicador del nivel de aprovechamiento de las diferentes características del transistor. Hay que resaltar que un valor próximo a la unidad no implica que el rendimiento del dispositivo sea también elevado.

$$P_{max} = \frac{P_{0max}}{V_{Cmax} \cdot I_{Cmax}} \quad (18)$$

2.3. Clases de amplificación

Como se definía al principio de este apartado, las clases de amplificación son el conjunto de propiedades eléctricas que tienen que cumplir las ondas de tensión y corriente del transistor en el dominio del tiempo, lo que traducido al dominio de la frecuencia significa definir las impedancias ó admitancias que la señal presenta tanto a la frecuencia fundamental como a las armónicas.

A continuación se hará un repaso por las principales clases de amplificación resaltando sus características principales y dando una breve explicación de su funcionamiento.

2.3.1. Clase A

Se trata de una clase de amplificación en la que el transistor siempre trabaja en zona activa, si el transistor es BJT, o en saturación si el transistor es FET (*Field Effect Transistor*, Transistor de Efecto de Campo). Se caracteriza por ser el que menos distorsión introduce y, a la vez, el que menor rendimiento tiene.

La carga a la frecuencia fundamental es puramente resistiva de modo que no importa el valor de la carga a frecuencias armónicas.

En la Ilustración 1 se muestra una imagen con el esquemático típico de esta clase de amplificación.




Ilustración 1. Esquemático típico Clase A

Este esquemático genera las formas de onda mostradas en la Ilustración 2.




Ilustración 2. Formas de onda típicas Clase A

La máxima potencia que el transistor puede entregar se obtiene cuando se tiene simultáneamente la máxima excursión de corriente de colector y de tensión de colector emisor.

Para la correcta polarización del transistor se emplea un choque de radiofrecuencia, de gran inductancia, cuyo compartimiento es paso bajo, es decir, deja pasar la señal de continua y limita el paso de señal de radiofrecuencia. A altas frecuencias hay que tener en cuenta factores como las capacidades interespira de esta bobina.

Por otro lado, el circuito resonante situado a la salida está sintonizado a la frecuencia de trabajo. Este circuito resonante está precedido por un condensador de gran capacidad cuya función es quitar la componente continua que tiene la señal en ese punto.

El tanque resonante de la salida se supone de elevado factor de calidad a fin de que reduzca las componentes armónicas de la señal.

Las formas de onda representadas en la Ilustración 2 vienen dadas por las expresiones (19) y (20).

$$i_c(\theta) = I_{cQ} + I_{cm} \cdot \sin \theta \quad (19)$$

$$v_{ce}(\theta) = V_{cc} - V_{cm} \cdot \sin \theta \quad (20)$$

La componente continua de la corriente de colector representada en la Ilustración 2 es igual que la corriente de alimentación. Lo mismo ocurre para la tensión, siendo la componente continua de la tensión de colector igual a la tensión suministrada por la fuente de alimentación.

Las expresiones 21 y 22 representan la tensión y de la corriente a la salida.

$$v_o = -V_{cm} \cdot \sin \theta = V_o \cdot \sin \theta \quad (21)$$

$$i_o = I_{cm} \cdot \sin \theta = I_o \cdot \sin \theta \quad (22)$$

Como el máximo valor que puede alcanzar V_o es V_{DC} se obtienen las expresiones 23, 24 y 25.

Potencia DC:

$$P_{DC} = V_{cc} \cdot I_{DC} = \frac{V_{cc}^2}{R_L} \quad (23)$$

Potencia en la carga:

$$P_{out} = \frac{V_o^2}{2R} \leq \frac{V_{cc}^2}{2R_L} \quad (24)$$

Rendimiento:

$$\eta = \frac{P_{out}}{P_{DC}} \leq \frac{V_o^2}{2V_{cc}^2} \leq 0.5 \quad (25)$$

$$\eta = 50\%$$

Este rendimiento se consigue con una señal de excitación sinusoidal para que cubra toda la excursión. Esto tiene el problema de que sólo permite modulaciones de envolvente constante. Por tanto, para conseguir la máxima eficiencia, habrá que utilizar modulaciones angulares ya que excitando con una señal de envolvente variable sólo se conseguiría un rendimiento de alrededor del 15%.

Dos buenos ejemplos de esto son los sistemas de comunicaciones móviles GSM, que usan la modulación GMSK, así como los antiguos sistemas de comunicaciones móviles analógicos, que estaban modulados en FM, siendo ambas modulaciones de envolvente constante.

Capacidad de potencia normalizada de salida:

$$P_{max} = \frac{P_{0max}}{V_{CEmax} \cdot I_{Cmax}} = \frac{\frac{V_{cc}^2}{2R_L}}{2V_{cc} \frac{2V_{cc}}{R_L}} = \frac{1}{8} \quad (26)$$

2.3.2. Clase B

En este caso, a diferencia de la Clase A, el transistor estará en zona activa, si es un BJT, ó en zona de saturación, si es un FET, sólo la mitad del tiempo de cada ciclo de la señal. También, en este caso, a diferencia del anterior, será completamente necesario situar a la salida un tanque resonante sintonizado que elimine las componentes armónicas. Además, hay que destacar que en esta clase de amplificación sólo existen componentes armónicas en los armónicos pares.

La mejora introducida radica en que, al conducir sólo la mitad del tiempo en cada ciclo de señal, sólo habrá corriente en ese medio ciclo y, por tanto, la superposición de la corriente de colector (o de drenador si se trabaja con un FET) con la tensión VCE (V_D si se trabaja con un FET) será menor y, por tanto, se reducirá la potencia disipada en forma de calor.

Esta clase de amplificación se puede llevar a cabo mediante dos topologías: *Single-ended* y *Push-pull*.

2.3.2.1. *Single-ended*

En este caso el esquemático resulta ser igual que el mostrado en la Ilustración 1 ya que en este ya se incluía el tanque resonante. La diferencia es que en este caso, a fin de producir la conmutación entre conducción y no conducción, se modificará el valor de la tensión V_{BB} hasta un valor de unos 0,7 V.

En la Ilustración 3 se muestran las formas de onda producidas en este caso.




Ilustración 3. Formas de onda típicas de Clase B Single-ended

El valor de continua de la corriente de colector viene dado por el valor el valor medio de la señal.

El tanque resonante sintonizado situado a la salida tendrá una impedancia que tenderá a cero en las frecuencias armónicas, comportándose como un cortocircuito a masa. De esta manera, estas componentes armónicas no estarán presentes en la carga. Este tanque resonante será el que finalmente haga que se tenga una componente sinusoidal a la salida, siempre que se suponga que el valor de Q es muy elevado.

La corriente a la salida, que tendrá la misma forma de onda que la tensión a la salida, vendrá marcada por la expresión (27).

$$i_o(\theta) = -I_o \cdot \cos \theta \quad (27)$$

Siendo I_o el primer término del Desarrollo en Serie de Fourier, en adelante DSF. Haciendo este cálculo se obtiene que

$$I_o = \frac{I_m}{2} \quad (28)$$

Para calcular el rendimiento hay que hacer los siguientes cálculos previamente.

$$P_{DC} = V_{cc} \cdot I_{cc} = V_{cc} \cdot \frac{I_m}{\pi} \quad (29)$$

$$I_{cc} = \langle i_d(\theta) \rangle = \frac{I_m}{\pi} \quad (30)$$

$$P_o = \frac{1}{2} \cdot V_o \cdot I_o = \frac{1}{2} \cdot V_o \cdot \frac{I_m}{2} \quad (31)$$

Por lo que ahora sí, el rendimiento se calcula según se muestra en la expresión 32.

$$\eta = \frac{P_o}{P_{DC}} = \frac{\frac{V_o \cdot I_m}{4}}{\frac{V_{cc} \cdot I_m}{\pi}} = \frac{\pi}{4} \cdot \frac{V_o}{V_{cc}} \leq \frac{\pi}{4} \quad (32)$$

$$\eta = 78.5\%$$

Capacidad normalizada de potencia de salida:

$$P_{max} = \frac{P_{0max}}{V_{CEmax} \cdot I_{Cmax}} = \frac{\frac{V_{cc}^2}{2R_L}}{2V_{cc} \frac{2V_{cc}}{R_L}} = \frac{1}{8} \quad (33)$$

Como se puede observar se gana en eficiencia manteniendo la capacidad normalizada de potencia de salida. El inconveniente que tiene es que se pierde ganancia debido a que desaprovechamos medio ciclo de señal de entrada.

2.3.2.2. *Push-Pull*

Para implementar esta topología se emplean transformadores parafásicos, que a efectos teóricos se consideraran ideales, teniendo así un ancho de banda infinito.

Este transformador, al tener el punto medio conectado a masa, desfasará 180° cada uno de los extremos del secundario, dividiendo así la señal del primero en dos señales desfasadas 180° y con la amplitud dependiente de la relación de transformación. De este modo se consigue que cada transistor este conduciendo un semiciclo a la vez que el otro está sin conducir.

El esquemático de esta tipología se puede ver en la Ilustración 4.




Ilustración 4. Esquemático Clase B *Push-Pull*

La polarización de los transistores tiene que ser tal que mantenga a estos en el límite entre corte y activa por lo que la tensión de base tiene que tener una tensión conocida

como tensión de disparo que permitirá hacer conmutar al transistor entre estos dos estados dependiendo de la señal con la que se excita.

En la Ilustración 5 se muestran las formas de onda a las que da lugar este circuito.




Ilustración 5. Formas de onda Clase B Push-Pull

A continuación se describen las ecuaciones que describen el funcionamiento de este circuito.

$$i_o(\theta) = i_{c1} + i_{c2} \quad (34)$$

Siendo,

$$i_{c1} = g_m \cdot V_B \cdot \cos \theta \quad (35)$$

Conduciendo sólo entre $-\pi/2$ y $\pi/2$, dejando que conduzca entre $\pi/2$ y $3\pi/2$ el otro transistor:

$$i_{c2} = -g_m \cdot V_B \cdot \cos \theta \quad (36)$$

Si tenemos en cuenta que $I_m = g_m \cdot V_B$, queda:

$$i_o(\theta) = i_{c1} + i_{c2} = -\frac{m}{n} \cdot I_m \cdot \cos \theta \quad (37)$$

Al igual que en la topología *Single-ended*, como a la salida, tal y como se ve en el esquemático, se tiene un tanque resonante sintonizado, la tensión en la carga viene definida por las siguientes expresiones:

$$v_o(\Theta) = i_o(\Theta) \cdot R_L = -\frac{m}{n} \cdot I_c \cdot \cos \Theta \cdot R_L \quad (38)$$

Si,

$$I_o = -\frac{m}{n} \cdot I_m \quad (39)$$

Entonces,

$$v_o(\Theta) = -I_o \cdot R_L \cdot \cos \Theta = -V_o \cdot \cos \Theta \quad (40)$$

Obteniendo los siguientes parámetros característicos:

Potencia de continua:

$$P_{DC} = V_{cc} \cdot I_{cc} = 2 \cdot V_{cc} \cdot \frac{I_m}{\pi} \quad (41)$$

Potencia en la carga:

$$P_o = \frac{V_o^2}{2R_L} \leq \frac{V_{cc}^2}{2R_L} \quad (42)$$

Rendimiento:

$$\eta = \frac{P_o}{P_{DC}} = \frac{\frac{V_o^2}{2R_L}}{\frac{2 \cdot V_{cc} \cdot V_o}{\pi \cdot R_L}} = \frac{\pi}{4} \cdot \frac{V_o}{V_{cc}} \leq \frac{\pi}{4} \quad (43)$$

$$\eta = 78.5\%$$

Capacidad normalizada de salida:

$$P_{max} = \frac{P_{o_{max}}}{V_{CE_{max}} \cdot I_{C_{max}}} = \frac{\frac{V_{cc}^2}{4R_L}}{2V_{cc} \cdot \frac{V_{cc}}{R_L}} = \frac{1}{8} \quad (44)$$

2.3.3. Clase C

Para seguir aumentando el rendimiento lo que se estrecha aún más el semiángulo de conducción, denominado $2\Theta_o$, hasta que sea inferior de 180° eléctricos.

Este estrechamiento hará que la superposición de la tensión y la corriente del transistor sea aún menor, disminuyendo así la potencia disipada por el dispositivo. Sin embargo,

esto limitará la potencia de salida ya que al hacer el tiempo de conducción menor, tendremos menos energía y, por tanto, una menor potencia de salida.

El semiángulo de conducción inferior a los 180° eléctricos se consigue, al igual que ocurría en clase B, polarizando el transistor de manera que el transistor esté en corte más de la mitad del ciclo de la señal de radiofrecuencia.

Sin embargo, como se tiene que cumplir la condición de que $2\Theta_o$ sea menor que π , al recortar el ciclo de trabajo respecto a otras clases de amplificación, existirán armónicos. En este caso, a diferencia del caso de clase B, existirán componentes armónicas en los armónicos pares e impares.

El circuito eléctrico es el mismo utilizado en las dos clases de amplificación descritas anteriormente y que se incluye en la Ilustración 6 nuevamente para la comodidad del lector.




Ilustración 6. Circuito eléctrico clase C

La tensión V_{BB} será ahora negativa, de manera que el elemento activo solo conduce alrededor del máximo de la señal de excitación. Las formas de onda asociadas a esta clase de amplificación se muestran en la Ilustración 7.




Ilustración 7. Formas de onda Clase C

Estas formas de onda responden a las siguientes expresiones:

$$i_c(\theta) = \begin{cases} I_{CM} \cdot \cos \theta - |I_{CQ}|, & -\theta_o < \theta < \theta_o \\ 0, & \text{Resto} \end{cases} \quad (45)$$

Siendo I_{CM} el valor de la amplitud de la corriente de colector que será siempre mayor que I_m .

Para poder seguir con el resto de cálculos, es necesario establecer las siguientes relaciones. En el caso en que $\theta = \theta_o$ se da que:

$$|I_{CQ}| = I_{CM} \cdot \cos \theta_o \quad (46)$$

$$I_{CM} = \frac{I_m}{1 - \cos \theta_o} \quad (47)$$

$$|I_{CQ}| = \frac{I_m \cdot \cos \theta_o}{1 - \cos \theta_o} = \frac{\cos \theta_o}{1 - \cos \theta_o} \cdot I_m \quad (48)$$

Se calcula ahora la corriente continua que alimenta el circuito, como el valor medio de la corriente de colector.

$$I_{DC} = \langle i_c(\theta) \rangle = \frac{\sin \theta_o \cdot \cos \theta_o}{\pi \cdot (1 - \cos \theta_o)} \cdot I_m \quad (49)$$

Siendo por tanto,

$$P_{DC} = V_{DC} \cdot I_{DC} = V_{DC} \cdot \frac{\sin \Theta_o \cdot \cos \Theta_o}{\pi \cdot (1 - \cos \Theta_o)} \cdot I_m \quad (50)$$

Y se define,

$$F_0(\Theta_o) = \frac{1}{\pi} \cdot \frac{\sin \Theta_o \cdot \cos \Theta_o}{(1 - \cos \Theta_o)} \quad (51)$$

Ahora, calculando el primer término del DSF de $i_c(\Theta)$, se obtiene el valor de I_o , el cual se muestra a continuación.

$$I_o = DSF\{i_c(\Theta)\} \Rightarrow I_o = \frac{\Theta_o - \sin \Theta_o \cdot \cos \Theta_o}{\pi \cdot (1 - \cos \Theta_o)} \cdot I_m \quad (52)$$

Además, se define,

$$F_1(\Theta_o) = \frac{1}{\pi} \cdot \frac{\Theta_o - \sin \Theta_o \cdot \cos \Theta_o}{(1 - \cos \Theta_o)} \quad (53)$$

Y la tensión de salida viene dada por,

$$V_o = \frac{I_{CM} \cdot R_L}{2\pi} \cdot (2\Theta_o - \sin 2\Theta_o) \quad (54)$$

Siendo por tanto,

$$P_o = \frac{1}{2} \cdot V_o \cdot I_o = \frac{1}{2} \cdot V_o \cdot \frac{\Theta_o - \sin \Theta_o \cdot \cos \Theta_o}{\pi \cdot (1 - \cos \Theta_o)} \cdot I_m \quad (55)$$

Por tanto, se obtienen los siguientes parámetros:

Potencia de continua:

$$P_{DC} = V_{DC} \cdot I_m \cdot F_0(\Theta_o) \quad (56)$$

Potencia en la carga:

$$P_o = \frac{V_o^2}{2R_L} = \frac{I_{CM}^2 \cdot R_L}{8\pi^2} \cdot (2\Theta_o - \sin 2\Theta_o)^2 \leq \frac{V_{CM}^2}{2R_L} \quad (57)$$

Rendimiento:

$$\eta = \frac{P_o}{P_{DC}} = \frac{\frac{1}{2} \cdot V_o \cdot I_m \cdot F_1(\Theta_o)}{V_{DC} \cdot I_m \cdot F_0(\Theta_o)} = \frac{1}{2} \cdot \frac{V_o}{V_{DC}} \cdot \frac{F_1(\Theta_o)}{F_0(\Theta_o)} \quad (58)$$

Si se calcula el rendimiento para el caso en el que $V_o = V_{DC}$ se obtiene:

$$\eta = \frac{1}{2} \cdot \frac{F_1(\Theta_o)}{F_0(\Theta_o)} \quad (59)$$

Capacidad normalizada de potencia de salida:

$$P_{max} = \frac{P_{0max}}{V_{CEmax} \cdot I_{Cmax}} = \frac{\frac{1}{2} \cdot V_{DC} \cdot I_m \cdot F_1(\Theta_o)}{2 \cdot V_{DC} \cdot I_m} = \frac{1}{4} \cdot F_1(\Theta_o) \quad (60)$$

En la Ilustración 8 se observa una gráfica que representa el rendimiento en función del ángulo de conducción. En ella se sitúan el rendimiento de clase A y B, además, el rendimiento de la zona que está entre ambos, sería el rendimiento de clase AB y, el que está entre 0 y 90°, sería el de clase C.




Ilustración 8. Curva de rendimiento en función del ángulo de conducción

2.3.4. Clase C saturado

En esta variante de clase C, el elemento activo estará polarizado de manera que en cada ciclo de señal de radiofrecuencia, el transistor trabaje en los tres estados de funcionamiento que tiene.

La polarización vendrá marcada por la corriente de excitación I_{CM} y por la de polarización I_{CQ} . La siguiente expresión relaciona los valores de estas corrientes con el ángulo de conducción.

$$I_m = (\cos \Theta_s - \cos \Theta) \cdot I_{CM} \cdot R_{ON} = V_{CM} - V_c \cdot \cos \Theta \quad (61)$$

De nuevo, el circuito que implementa esta clase de amplificación es el mismo que se ha usado anteriormente y se puede ver en la Ilustración 6.

En este caso las expresiones que definen la corriente de colector son:

$$f(x) = \begin{cases} I_{CQ} - I_{CM} \cdot \sin \Theta, & \text{Activa} \\ \frac{V_{CM} + V_c \cdot \sin \Theta}{R_{ON}}, & \text{Saturación} \\ 0, & \text{Corte} \end{cases} \quad (62)$$

En la Ilustración 9 se muestra una representación de la corriente de colector.




Ilustración 9. Forma de onda clase C saturada

En la Ilustración 9 se ve como en los intervalos comprendidos entre $-\pi$ y $-\Theta_o$ así como entre Θ_o y π , el transistor estará en corte, y por lo tanto la corriente representada es cero. En cambio, en el intervalo comprendido entre $-\Theta_o$ y $-\Theta_s$ así como en el comprendido entre Θ_s y Θ_o el dispositivo estará en activa y, por último, en el intervalo comprendido entre $-\Theta_s$ y Θ_s , el transistor trabajará en zona de saturación.

La eficiencia máxima se consigue cuando el nivel de excitación empieza a producir saturación. Sin embargo, la capacidad normalizada de potencia comienza a decrecer en este instante. El rendimiento y la potencia de salida de estos amplificadores disminuyen ligeramente al aumentar la potencia de entrada como consecuencia del aumento del nivel de las componentes armónicas.

2.3.5. Clase D

El cambio fundamental de este amplificador con los estudiados hasta el momento radica en que esta clase de amplificación hace trabajar al transistor en conmutación. Por tanto, en el estudio que se detalla a continuación, el transistor pasará de corte a saturación sin pasar por la zona activa. En el estudio, se podrán sustituir los transistores por conmutadores, ya que a efectos de este estudio, la conmutación del transistor se puede suponer ideal.

El gran defecto que presentan estos tipos de amplificadores es que, al comportarse el dispositivo como un conmutador, se sacrificará la linealidad a cambio de ganar eficiencia.

2.3.5.1. Clase D en conmutación de tensión

Esta topología consta de dos transistores así como un transformador, cuyo secundario excitará, con una diferencia de 180° eléctricos, las bases de ambos transistores. Esto provocará que cuando un transistor esté en saturación, el otro esté en corte y viceversa.

En la Ilustración 10 se muestra el circuito que implementa esta topología.




Ilustración 10. Esquemático clase D. Conmutador de tensión

Como ya se ha explicado, ambos transistores actúan como unos conmutadores ideales que nunca tienen el mismo estado. Esto produce que la tensión en el colector de TR2 sea una onda cuadrada con un ciclo de trabajo del 50% y con una amplitud de V_{cc} . El condensador C_c tiene como objetivo cortocircuitar a masa cualquier componente no continua. Además, la forma de onda de V_o será una senoide tras pasar por el tanque resonante.

A continuación se analizan las formas de onda de esta topología.

$$V_{C_2} = V_{cc} \cdot \left(\frac{1}{2} + \frac{1}{2} \cdot s(\theta) \right) \quad (63)$$

Además, $s(\theta)$ es una onda cuadrada de amplitud unidad cuando el seno es positivo y de valor -1 cuando el seno es negativo.

$$s(\theta) = \begin{cases} +1, & \sin \theta > 0 \\ -1, & \sin \theta < 0 \end{cases} \quad (64)$$

Supuesto un factor de calidad muy elevado, el tanque resonante sintonizado a la frecuencia de trabajo situado a la salida del circuito sólo dejará llegar a la carga la

componente fundamental. A las componentes armónicas presentará una elevada impedancia, por ser ahora un tanque resonante serie. De este modo la corriente en la carga será, idealmente, una senoide.

$$i_o(\theta) = \frac{2 \cdot V_{cc}}{\pi \cdot R_L} \cdot \sin \theta \quad (65)$$

Esta corriente sinusoidal está formada por las medias sinusoides que aporta cada uno de los dos transistores en su respectivo ciclo de conducción.

La tensión en la carga se obtiene realizando el DSF de la señal cuadrada que hay antes del tanque resonante. Como ya se ha dicho, el tanque resonante hará que a la carga sólo llegue la componente fundamental de la tensión, por tanto, la amplitud de esta tensión vendrá dada por la primera componente del DSF de la señal cuadrada mencionada.

$$V_o = DSF\{V_{C_2}\} \Rightarrow V_o = V_{DC} \cdot \frac{2}{\pi} \quad (66)$$

$$v_o(\theta) = V_{DC} \cdot \frac{2}{\pi} \cdot \sin \theta \quad (67)$$

Como la tensión y corriente de colector idealmente no coinciden en ningún instante del ciclo de la señal, se puede decir que el rendimiento será del 100%.

A continuación se calculan los principales parámetros característicos:

Potencia de continua:

$$P_{DC} = V_{DC} \cdot I_{DC} \quad (68)$$

Siendo,

$$I_{DC} = \langle i_a(\theta) \rangle = \frac{I_m}{\pi} \quad (69)$$

Por tanto,

$$P_{DC} = V_{DC} \cdot \frac{I_m}{\pi} = V_{DC} \cdot \frac{2 \cdot V_{DC}}{\pi^2 \cdot R_L} = \frac{2 \cdot V_{DC}^2}{\pi^2 \cdot R_L} \quad (70)$$

$$P_{DC} = \frac{2 \cdot V_{DC}^2}{\pi^2 \cdot R_L}$$

Potencia en la carga:

$$P_o = \frac{V_o}{2 \cdot R_L} = \frac{\left(\frac{2}{\pi} \cdot V_{DC}\right)^2}{2 \cdot R_L} \quad (71)$$

Rendimiento:

$$\eta = \frac{P_o}{P_{DC}} = \frac{\frac{\left(\frac{2}{\pi} \cdot V_{DC}\right)^2}{2 \cdot R_L}}{\frac{2 \cdot V_{DC}^2}{\pi^2 \cdot R_L}} = 1 \quad (72)$$

$$\eta = 100\%$$

Capacidad normalizada de potencia de salida:

$$P_{max} = \frac{P_{0max}}{V_{CEmax} \cdot I_{Cmax}} = \frac{\frac{2 \cdot V_{DC}^2}{\pi^2 \cdot R_L}}{\frac{2 \cdot V_{DC}^2}{\pi \cdot R_L}} = \pi^{-1} \quad (73)$$

La potencia normalizada de salida es mayor si se compara con las clases estudiadas anteriormente. Sin embargo, al usarse dos transistores, se divide a la mitad para que puedan ser comparables.

Hay que tener en cuenta los efectos parásitos del transistor que perjudicarán los resultados obtenidos teóricamente. Esto se produce porque en realidad, los transistores no se comportan como conmutadores ideales. Como es lógico, tendrán un tiempo de conmutación, que deberá ser lo menor posible. Este tiempo de conmutación está relacionado con los efectos parásitos del transistor. Además, esto podría hacer que ambos transistores condujesen al mismo tiempo, pudiendo resultar estos dañados.

Hay que tener en mente otras consideraciones de cara a implementar este tipo de circuitos. Entre estas consideraciones destaca la dificultad de realizar los transformadores a altas frecuencias.

2.3.6. Clase E

La clase de amplificación denominada como Clase E fue desarrollada por Nathan Sokal en 1975 [3]. Su principal innovación respecto al resto de clases de amplificación es la red de carga que, además de aprovechar la capacidad parásita del transistor, fue especialmente ideada para minimizar la coincidencia de tensión y corriente a la salida del transistor.

Esta clase de amplificación puede trabajar tanto a bajas como a altas frecuencias. Por la parte inferior, el límite se sitúa en torno a los 3 MHz, a partir de los cuales estaría más indicado el uso de la clase D. Sin embargo, por encima de esta frecuencia, se consigue una mayor eficiencia usando un clase E. Además, en clase E, el transistor es más fácil de excitar y los efectos perjudiciales de las capacidades parásitas afectan en menor medida al comportamiento del amplificador.

El límite superior se sitúa en torno a los 10 GHz. Este viene limitado por el tiempo de conmutación, más concretamente por el tiempo de transición hasta que el conmutador se queda abierto. Este se compara con el periodo de la señal, estimándose por tanto el límite en aquella frecuencia para la que el tiempo de conmutación del transistor sea de alrededor del 17% del periodo de la señal de radiofrecuencia.

Los amplificadores clase E pueden verse de una manera más simplificada como un conmutador *Single-ended* con una red de carga pasiva a su salida. Esta red de carga estará compuesta, en su versión más sencilla, por un circuito LC sintonizado y una capacidad situada entre drenador y fuente, para el caso de un transistor FET, ó entre colector y emisor para el caso de un transistor BJT.

Esta capacidad situada a la salida del transistor estará formada por la propia capacidad parásita del transistor así como, en caso de ser necesario, de una capacidad externa adicional. De esta manera se aprovecha uno de los efectos parásitos del transistor. Por ello, a la hora de diseñar la red de salida, se deberá tener muy bien caracterizada esta capacidad del transistor a fin de hacer un diseño lo más preciso posible.

A continuación se va a estudiar el clase E con una red de carga consistente en una capacidad en paralelo, C_1 , un circuito resonante serie, L_o C_o , que resonará a la frecuencia fundamental y, por último, para que exista una reactancia inductiva a la frecuencia fundamental, siendo esta vista desde el colector del transistor, es necesario que haya también una inductancia en serie, L .

En la Ilustración 11 se muestra el circuito eléctrico de un clase E convencional.




Ilustración 11. Circuito clase E convencional

Como ya se ha dicho, esta clase de amplificación, al ser una clase que trabaja en conmutación, se sacrificará la linealidad del sistema a cambio de obtener un elevado rendimiento. En este caso por tanto, el transistor también se puede idealizar como un conmutador ideal.

Para realizar este análisis del amplificador clase E, se deben realizar una serie de consideraciones:

- La bobina situada en serie con la fuente de alimentación tendrá un valor elevado. Con ello se pretende impedir el paso de la señal de radiofrecuencia hacia la fuente de tensión. Además, esto permitirá que la corriente continua sea constante.
- La capacidad en paralelo al transistor es independiente de la tensión.
- Al considerarse el transistor como un conmutador ideal, se supone un tiempo de conmutación nulo así como unos valores de R_{ON} nulo y una R_{OFF} infinita.
- El factor de calidad del circuito resonante serie debe tener un valor suficientemente elevado para que las formas de onda de tensión y corriente sean sinusoidales en la carga.
- El ciclo de trabajo es del 50%.
- La resistencia de carga es la única fuente de pérdidas de todo el circuito.
- La tensión de saturación es nula.

Por tanto, el circuito equivalente puede ser representado según la Ilustración 12.




Ilustración 12. Circuito ideal Clase E convencional

Idealmente, para tratar de maximizar el rendimiento y, por tanto, de minimizar la potencia disipada en el transistor, se intentan cumplir las expresiones 74 y 75.

$$V_{CE}(\theta)|_{\theta=\pi} = 0 \quad (74)$$

$$\left. \frac{V_{CE}(\theta)}{d\theta} \right|_{\theta=\pi} = 0 \quad (75)$$

El cumplimiento de estas expresiones implica la no coincidencia de la tensión y la corriente en el colector (ó drenador si el transistor es FET), minimizando también la pequeña coincidencia de tensión y corriente de colector que se produce cuando el amplificador es implementado físicamente y que es debida al tiempo de conmutación del transistor.

En la Ilustración 13 se muestran las formas de ondas de tensión y corriente de colector.




Ilustración 13. Formas de onda del colector para el clase E convencional

Cuando el conmutador está cerrado, la tensión $V_{CE}(\Theta)$ que existe en el conmutador así como la corriente $i_c(\Theta)$ que atraviesa el condensador C son cero tal y como se muestra en las expresiones 76 y 77.

$$V_{CE}(\Theta) = V_{cc} - V_o(\Theta) = 0 \quad (76)$$

$$i_c(\Theta) = \omega C \frac{dV_{CE}(\Theta)}{d\theta} = 0 \quad (77)$$

La corriente que atraviesa la carga puede ser calculada mediante la siguiente expresión.

$$i_R(\Theta) = \frac{V_{cc}}{R_L} \cdot e^{-\frac{\theta}{R \cdot C_{out}}} \quad (78)$$

Cuando el conmutador está abierto, la tensión del condensador C es:

$$v_c = \frac{1}{\omega \cdot C} \cdot \int_{\alpha}^0 i_c(\Theta) d\theta \quad (79)$$

Siendo,

$$i_c(\Theta) = i_L(\Theta) + i_R(\Theta) \quad (80)$$

A fin de calcular los valores de los componentes que forman la red de salida de forma que se cumplan las características que definen el funcionamiento en clase E, se definen las siguientes expresiones [4]:

$$C_1 = \frac{1}{2\pi f R \left(\frac{\pi^2}{4} + 1 \right) \frac{\pi}{2}} \cdot \left(0.99866 + \frac{0.91424}{Q_L} - \frac{1.03175}{Q_L^2} \right) + \frac{0.6}{(2\pi f)^2 \cdot L_1} \quad (81)$$

$$C_2 = \frac{1}{2\pi f R} \left(\frac{1}{Q_L - 0.104823} \right) \left(1.00121 + \frac{1.01468}{Q_L - 1.7879} \right) - \frac{0.2}{(2\pi f)^2 \cdot L_1} \quad (82)$$

$$L_2 = \frac{Q_L \cdot R}{2\pi f} \quad (83)$$

Hay que tener en cuenta que en estas ecuaciones existe una ligera dependencia de los coeficientes numéricos respecto a los valores de Q_L y L_1 .

Los principales parámetros característicos de esta clase de amplificación son:

Potencia máxima de salida:

$$P_o = \frac{2 \cdot V_{cc}^2}{R \left(1 + \frac{\pi^2}{4}\right)} \approx 0.577 \cdot \frac{V_{cc}^2}{R} \quad (84)$$

Corriente de alimentación:

$$I_{DC} = \frac{V_{cc}}{1.734 \cdot R} \quad (85)$$

Tensión y corriente máximas de colector:

$$V_{C_{max}} = 3.56 \cdot V_{cc} \quad (86)$$

$$I_{C_{max}} = 2.86 \cdot I_{DC} \quad (87)$$

2.3.6.1. Clase E paralelo

Una variante de la clase E convencional explicada anteriormente es el clase E convencional con un circuito paralelo. El principio de funcionamiento es muy similar al explicado anteriormente, funcionando así el transistor como un conmutador y persiguiendo minimizar la coincidencia simultánea de tensión y corriente en el transistor.

En cuanto al circuito, la red de carga estará formada por una capacidad en paralelo, una bobina por la que se introduce la alimentación del circuito, un tanque resonante serie sintonizado a la frecuencia fundamental y una resistencia de carga. En este caso, al igual que en el anterior, se sigue utilizando la capacidad parásita del transistor como parte de la red de carga.

De igual forma, se pueden asumir las consideraciones enunciadas en el apartado anterior y bajo las que se realizó la idealización de esta clase de amplificación. Por ello, el circuito de esta variante de la clase E también podrá ser idealizado sustituyendo el transistor por un conmutador ideal.

En las ilustraciones 14 y 15 se muestra el circuito original usado para implementar el clase E paralelo así como su versión idealizada, respectivamente.




Ilustración 14. Circuito clase E paralelo




Ilustración 15. Circuito clase E paralelo idealizado

En la Ilustración 16 se muestran las formas de onda de tensión y corriente que, en este caso, resultan muy similares a las mostradas en el apartado anterior.




Ilustración 16. Formas de onda de tensión y corriente para el clase E paralelo

Para calcular los valores de los distintos componentes que forman la red de carga se utilizan las siguientes expresiones:

$$C = \frac{0.685}{\omega R_L} \quad (88)$$

$$L = 0.732 \cdot \frac{R_L}{\omega} \quad (89)$$

$$R = 1.365 \cdot \frac{V_{cc}^2}{P_{out}} \quad (90)$$

Por último, sólo faltaría obtener los valores del tanque resonante serie que, como ya se ha explicado, resonará a la frecuencia fundamental. Los valores de estos componentes están relacionados con el factor de calidad, interesando que sea lo mayor posible.

$$C_o = \frac{1}{\omega R_L Q_L} \quad (91)$$

$$L_o = \frac{1}{\omega^2 C_{out}} \quad (92)$$

El ángulo de la fase visto desde el colector a la frecuencia fundamental puede ser calculado mediante la siguiente expresión:

$$\phi = \tan^{-1} \left(\frac{R_L}{\omega \cdot L} - \omega RC \right) \quad (93)$$

2.3.6.2. Clase E banda ancha

Las topologías que permiten obtener respuestas de grandes anchos de banda tienen una gran importancia debido a su gran aplicación en entornos reales. Por ejemplo, es muy común que los sistemas radar trabajen con grandes anchos de banda. Esto implica que el amplificador de potencia tiene que estar diseñado para cubrir esa banda de frecuencia con un mínimo de potencia e intentando que la potencia sea lo más plana posible en ese ancho de banda.

Como ocurre frecuentemente, al obtener un mayor ancho de banda, se deteriorará algún otro parámetro del sistema. En este caso, al diseñar el amplificador de banda ancha, se producirá una disminución en el rendimiento.

La parte del circuito amplificador que hará que el este trabaje en banda ancha será la red de carga. Para ello, no sólo hay que hacer el diseño pensando en la potencia que se obtendrá a la frecuencia fundamental sino que también habrá que tener en cuenta la potencia de salida que habrá en las componentes armónicas.

Por ello, se establece una serie de condiciones en términos de admitancia para que el amplificador opere en clase E de banda ancha. De este modo, la red de carga deberá presentar una admitancia a la salida del transistor que cumpla las siguientes características:

- A la frecuencia fundamental, la admitancia deberá ser resistiva y capacitiva.
- A frecuencias armónicas, la admitancia deberá ser capacitiva.

La manera de diseñar un amplificador de banda ancha y alto rendimiento pasa por calcular la admitancia requerida a la salida del transistor. Esta, como ya se ha explicado, dependerá del tipo de clase de amplificación en el que se quiera trabajar. En el caso del clase E, se deberán cumplir las condiciones que se acaban de definir.

Por otro lado, en la mayoría de los casos, será necesario diseñar una red de entrada que maximice la tensión con la que se excita la base de transistor (o la puerta si es un transistor FET) para una potencia de la señal de excitación dada. Para ello, generalmente se diseñará un filtro que irá conectado, mediante el elemento central, a la base del transistor. Con esto se consigue mejorar la excitación del transistor ya que, como se ha dicho, para una potencia de entrada dada, mediante esta red de entrada, se consigue maximizar el voltaje que excita el transistor a través de la base.

2.3.6.2.1. Técnica de compensación de reactancia

Para realizar el diseño de la red de carga del amplificador clase E de banda ancha se emplea el método de la compensación de reactancia, el cual se explica a continuación.

Anteriormente, cuando se explicaban las reglas de diseño para el amplificador clase E convencional, se dijo que se requería un gran factor de calidad de la red de carga para poder así satisfacer las condiciones de impedancia en las frecuencias armónicas a la salida del amplificador. Modificando esta idea, es decir, trabajando con un factor de calidad bajo, es como se obtiene la clase E de banda ancha.

Para explicar el método de compensación de reactancias se van a emplear los dos circuitos representados en la siguiente figura. Ambos circuitos son equivalentes, simplemente se diferencia en que uno tiene un circuito resonante paralelo seguido por otro circuito resonante serie y viceversa. Además, todos los circuitos resonantes están sintonizados a la frecuencia de trabajo. Sin embargo, la reactancia de los circuitos resonantes serie y paralelo varía con la frecuencia, incrementándose en el caso de los

circuitos resonantes en serie y disminuyendo para el caso de los circuitos resonantes en paralelo.

En la Ilustración 17 se muestran dos topologías de simple compensación, una de susceptancia y otra de reactancia.




Ilustración 17. Circuitos de simple compensación de susceptancia y reactancia

De este modo, en la zona cercana a la frecuencia de resonancia del circuito resonante serie, con reactancia de pendiente positiva, la pendiente de la reactancia del circuito resonante paralelo es negativa. Esto reduce la pendiente de la reactancia total de la red de carga. Por tanto, optimizando el valor de los componentes que forman el circuito resonante paralelo se puede ajustar la manera en que la reactancia cambia con la frecuencia pudiéndose así llegar a obtener la reactancia completamente opuesta a la del circuito serie, obteniéndose así una reactancia total de la red de carga plana en todo el rango de frecuencias deseado.

Hay que destacar que se tratará de compensar la reactancia en el caso del circuito mostrado en la parte inferior de la Ilustración 17 ó la susceptancia en el caso de que se trate del circuito mostrado en la parte superior de la Ilustración 17.

A fin de ilustrar el efecto de la técnica de compensación de reactancias, se incluye la Ilustración 18 donde se representa la reactancia en función de la frecuencia usando la técnica de simple compensación de reactancias. Como se puede ver, se distinguen tres trazos, el etiquetado con el número 1 representa la reactancia del circuito resonante serie, el trazo etiquetado con el número 2 representa la reactancia del circuito resonante

paralelo y, por último, el trazo etiquetado con el número 3 es la reactancia total de la red.

Los valores de los componentes L_S y C_S se obtienen a partir de los valores de L_P y C_P mediante las siguientes expresiones:

$$L_S = C_P \cdot R_L^2 \quad (94)$$

$$C_S = \frac{L_P}{R_L^2} \quad (95)$$




Ilustración 18. Representación de la reactancia de la red de carga

Sin embargo, se pueden obtener mayores anchos de banda usando una doble compensación de reactancia. A continuación se muestran dos topologías usadas para implementar este tipo de compensación de reactancias.

Las expresiones que permiten calcular los valores de los componentes para el caso del circuito mostrado en la parte superior de la Ilustración 19 se exponen a continuación:

$$L_S = \frac{R_L}{\omega_0} \cdot \frac{2}{\sqrt{5} - 1} \quad (96)$$

$$C_S = \frac{1}{\omega_0^2 \cdot L_S} \quad (97)$$

$$C_1 = \frac{L_S}{R_L^2} \cdot \frac{3 - \sqrt{5}}{2} \quad (98)$$

$$L_1 = \frac{1}{\omega_0^2 \cdot C_1} \quad (99)$$




Ilustración 19. Circuitos de doble compensación de susceptancia y reactancia

De manera similar, se definen a continuación las expresiones que permiten calcular los valores de los componentes para el caso del circuito mostrado en la parte inferior de la Ilustración 19.

$$L_P = C_S \cdot \frac{2 \cdot R_L^2}{\sqrt{5} + 1} \quad (100)$$

$$C_P = L_S \cdot \frac{\sqrt{5} + 1}{2 \cdot R_L^2} \quad (101)$$

$$C_1 = C_S \cdot \frac{2}{\sqrt{5} - 1} \quad (102)$$

$$L_1 = L_S \cdot \frac{\sqrt{5} - 1}{2} \quad (103)$$

Donde los valores de C_S y L_S se calculan de manera separada y cuyo cálculo no se va a detallar. Sin embargo, se incluye en la bibliografía [5] un documento que explica cómo hacerlo.

2.3.6.2.2. Clase E paralelo banda ancha

Se puede aplicar directamente la técnica de compensación de reactancia explicado en apartado anterior. Sin embargo, en este caso, debido a la topología de la red de salida, se aplicará la compensación de la susceptancia. En las ilustraciones 20 y 21 se muestran los circuitos de simple y doble compensación de susceptancia, respectivamente.




Ilustración 20. Circuito de simple compensación de susceptancia




Ilustración 21. Circuito de doble compensación de susceptancia

Aunque las expresiones que permiten calcular la resistencia de carga y el ángulo de fase de la red de carga han sido ya expuestas, por la comodidad del lector se vuelven a mostrar a continuación.

$$R_L = 1.365 \cdot \frac{V_{cc}^2}{P_{out}} \quad (104)$$

$$\phi = \tan^{-1} \left(\frac{R_L}{\omega \cdot L} - \omega R_L C \right) \quad (105)$$

Del mismo modo también se repiten también por comodidad del lector las expresiones necesarias para obtener los valores de C_P y L_P .

$$C_p = \frac{0.685}{\omega R_L} \quad (106)$$

$$L_p = 0.732 \cdot \frac{R_L}{\omega} \quad (107)$$

Los valores de los componentes resonantes L_S y C_S deben ser escogidos de manera que haya un ángulo de fase constante de la red de carga en todo el ancho de banda de trabajo. Por tanto, para calcular estos valores se emplean las siguientes expresiones.

$$C_S = \frac{1}{\omega_0 L_S} \quad (108)$$

$$L_S = 1.026 \cdot \frac{R_L}{\omega_0} \quad (109)$$

Como ya se explicó anteriormente también, se puede conseguir un mayor ancho de banda con alta eficiencia si se usa doble compensación de la susceptancia. Esto se consigue con el circuito mostrado en la Ilustración 21.

El valor de los componentes de esta topología se pueden calcular mediante las siguientes expresiones que, aunque también fueron incluidas anteriormente, se repiten por comodidad del lector.

$$L_S = \frac{R_L}{\omega_0} \cdot \frac{2}{\sqrt{5} - 1} \quad (110)$$

$$C_S = \frac{1}{\omega_0^2 \cdot L_S} \quad (111)$$

$$C_1 = \frac{L_S}{R_L^2} \cdot \frac{3 - \sqrt{5}}{2} \quad (112)$$

$$L_1 = \frac{1}{\omega_0^2 \cdot C_1} \quad (113)$$

El ángulo de fase de la red de carga se obtiene mediante la siguiente expresión.

$$\phi = \tan^{-1} \left(\frac{R_L}{\omega_0 \cdot L} \right) \quad (114)$$

Siendo L ,

$$L = 0.732 \cdot \frac{R_L}{\omega} \quad (115)$$

2.3.6.3. Ventajas e inconvenientes de la Clase E

Una vez llegado a este punto, se tienen suficientes conocimientos para analizar y comprender las principales ventajas que aporta la clase E. Por ello, se va a aprovechar para analizar las ventajas e inconvenientes que se tienen.

Las principales ventajas de esta clase de amplificación son comunes a muchas otras clases de amplificación que permiten obtener rendimientos altos. Estas ventajas surgen en su mayoría de realizar una comparación con el comportamiento que tienen otras clases, como son las clases A, B y C, que no están pensadas para obtener un tan alto rendimiento.

Las cuatro principales ventajas se describen a continuación:

- Mejor conversión de energía: El hecho de tener un alto rendimiento lleva implícito que un elevado porcentaje de la energía con la que se alimenta el amplificador es convertida en señal. Esto hace que la energía disipada en el amplificador sea muy baja.
- Aumento de la autonomía en dispositivos móviles: Este punto deriva del anterior ya que si se disipa menos energía en forma de calor, si se piensa en la batería de un dispositivo móvil, esa energía que no se ha disipado en forma de calor seguirá disponible en la batería.
- Reducción de tamaño y peso: Continuando con el razonamiento de los puntos anteriores, si en alguna aplicación prima el tamaño frente a la autonomía del dispositivo móvil, se podrá reducir el tamaño y el peso de la batería, ya que con una batería de menor carga eléctrica podrá conservarse la autonomía del dispositivo móvil. Además, al requerirse un menor número de transistores por ser más eficientes se requerirá una circuitería más reducida. Además, como se verá en el punto siguiente, como resultado de necesitar un sistema de refrigeración más reducido, se reducirán el peso y el tamaño.
- Reducción del sistema de refrigeración: al disiparse menos energía en el transistor en forma de calor, el sistema de refrigeración necesario será menor. Esto se traduce en que el amplificador será más fiable ya que será menos probable que el transistor se deteriore por coger excesiva temperatura. Esto también lleva implícito una reducción del coste.

Por otro lado, las principales desventajas de emplear clase E, respecto a lo analizado hasta ahora, vendrán marcadas por no cumplirse la situación ideal que se ha supuesto para su estudio teórico.

Como resultado de este comportamiento real, será muy importante contemplar las desventajas que esto produce a fin de poder prever el alcance de estos efectos.

Las cuatro principales desventajas se describen a continuación:

- Inductancias parásitas: Debido a los efectos del encapsulado se producen una serie de inductancias en serie con el transistor que acumulan una energía que depende de la propia inductancia parásita a la salida del transistor y de la frecuencia a la que conmuta el transistor.
- Tensión de saturación: Los cálculos realizados para analizar el funcionamiento de las distintas clases deben ser actualizados sustituyendo la tensión de alimentación, V_{CC} por la expresión $V_{CC} - V_{SAT}$, donde V_{SAT} es la tensión de saturación que presentan los transistores reales. Es un parámetro que limita el rendimiento, por lo que es importante tenerlo en cuenta a la hora de realizar los diseños. Esta tensión además aumenta con la frecuencia. Para hacer que su aportación sea lo menos influyente posible se recomienda usar una tensión de alimentación, V_{CC} , lo más alta posible.
- Resistencia de saturación: Cuando los transistores FET entran en saturación disipan potencia debido a que presentan una resistencia interna. En general, se puede suponer que la potencia que disipa no influye de manera significativa al comportamiento del amplificador. Esta potencia se puede calcular como la corriente de colector al cuadrado por la resistencia que presenta el dispositivo activo cuando está conduciendo, que anteriormente, al idealizar el dispositivo para su estudio se supuso nula, y multiplicado por el tiempo que el transistor está en saturación. Esta resistencia se calcula mediante la siguiente expresión:

$$R_{ON} = V_{DD} \cdot \frac{R}{R + 1.365 \cdot (V_{CC} - V_{SAT})} \quad (116)$$

- Tiempo de conmutación: Otro factor que fue idealizado a fin de realizar el estudio teórico de una manera más sencilla es el tiempo de conmutación. Evidentemente, ningún transistor puede conmutar del estado de no conducción al de conducción ó viceversa de manera instantánea. Este tiempo estará relacionado con la capacidad intrínseca que el transistor presenta en la puerta. Siempre se perseguirá tener un tiempo de conmutación tan pequeño como sea posible. Normalmente, el tiempo de conmutación de corte a saturación es muy poco influyente respecto al tiempo de conmutación de saturación a corte, por lo que suele ser este último el que más hay que cuidar. Esto es debido a que, al estar inicialmente el dispositivo en corte, la tensión y la corriente a la salida

durante este periodo de tiempo son sensiblemente menores que en el caso que se produce en la conmutación de saturación a corte.

Aun considerando estos inconvenientes, se han llegado a conseguir rendimientos por encima del 90%. Por tanto, debido a los grandes beneficios que esta clase de amplificación aporta y que han sido descritos en el apartado correspondiente a las ventajas, se puede concluir que esta clase de amplificación es altamente recomendable.

Capítulo 3:

Transistores GaN

3.1. Introducción

En este capítulo se hará una breve introducción de los principales transistores empleados en los amplificadores de potencia y particularmente del tipo de transistor empleado en este proyecto. Para ello, se analizarán las ventajas e inconvenientes que aportan estos transistores así como una comparación de los mismos con otras tecnologías tales como los transistores de Silicio (Si) o de Arseniuro de Galio (GaAs). Por último se describirán algunas aplicaciones donde las principales características de estos amplificadores son especialmente beneficiosas.

Los transistores de efecto de campo, FET, son dispositivos de estado sólido en los que un campo eléctrico controla el flujo de los portadores mayoritarios en un canal de conducción. Dentro de los transistores FET se distinguen tres clases: los de homounión ó JFET (*Junction Field Effect Transistor*) basados en una unión PN que controla los portadores; el basado en una unión metal-semiconductor llamado MESFET (*Metal Semiconductor Field Effect Transistor*) y, por último, los de alta movilidad de electrones llamados HEMT (*High Electron Mobility Transistor*, transistor de alta movilidad de electrones), que será la clase usada en el presente proyecto.

La principal característica de los transistores HEMT es que tienen un canal de conducción bidimensional. La corriente total en este canal bidimensional se deberá únicamente a los portadores mayoritarios, que, en este caso, al ser un material semiconductor tipo N, serán electrones.

En la Ilustración 22 se observa un esquema que ayudará a comprender la configuración de las distintas partes que componen un transistor GaN [6].

Los transistores FET son dispositivos de tres terminales en los que la magnitud de la corriente que fluye entre fuente y drenador es controlada por la puerta que tiene un diodo Schottky [7].

Por tanto, al aplicar tensión en la puerta, ésta controla el flujo de carga entre drenador y fuente. De hecho, estos dispositivos se denominan “*normally-on*” [8] ya que existe densidad de corriente entre fuente y drenador sin necesidad de aplicar ninguna tensión a la puerta.




Ilustración 22. Estructura del transistor GaN HEMT

Al aplicar una determinada tensión negativa a la puerta, se vaciará el canal de conducción bidimensional llegando a una tensión de corte ó *pinch-off* para el cual la corriente entre drenador y fuente se hace nula. Esto condicionará el procedimiento cuando haya que realizar las pruebas y, por tanto, se volverá a mencionar en el capítulo correspondiente.

Otro aspecto a tener en cuenta es que el transistor es estable hasta un voltaje entre fuente y drenador máximo comúnmente denominado voltaje de ruptura.

La curva característica I-V de estos dispositivos presenta dos regiones en función de la tensión aplicada entre el drenador y la fuente. De esta manera, para bajos voltajes se observa un comportamiento lineal, óhmico, hasta alcanzar el voltaje de codo para el cual se satura.

Para realizar este proyecto se va a emplear un transistor HEMT de Nitruro de Galio (GaN), concretamente el modelo NPTB00004 de Nitronex. El NPTB00004 es un transistor especialmente diseñado para tecnologías de onda continua, onda pulsada, WiMAX, W-CDMA ó LTE. Este transistor tiene un ancho de banda que va desde DC a 6 GHz [9].



Ilustración 23. NPTB00004

Los semiconductores de GaN han surgido como materiales muy prometedores principalmente en los campos de la optoelectrónica y de los transistores FET. Algunos sectores en auge como las tecnologías de la información o la industria de defensa han impulsado la investigación de este tipo de materiales debido a su potencial uso en áreas como las comunicaciones

por satélite o los radares, donde se requieren grandes anchos de banda y niveles de potencia altos.

Por ello, el material idóneo para este tipo de aplicaciones requerirá una serie de características: tener una tensión de ruptura elevado para poder así operar con altas tensiones, tener una elevada densidad de potencia de salida, operar a altas frecuencias, tener alta eficiencia y baja figura de ruido así como una elevada estabilidad térmica.

El Nitruro de Galio, al combinar un gap ancho con la capacidad de obtener simultáneamente heteroestructuras AlGaN/GaN, cubrirá todas las cualidades físicas descritas en el párrafo anterior, por lo que será idóneo para ser utilizado en transistores FET, produciendo un aumento de la densidad de potencia y reduciendo el tamaño del DIE donde será encapsulado [10]. Por tanto, permitirá a la vez tener transistores de menor tamaño y con mayor potencia de salida.

Además, la elevada estabilidad química y térmica de los nitruros permite a este tipo de transistores trabajar en ambientes más agresivos soportando mayores temperaturas que otros semiconductores convencionales. Esto tendrá una fuerte repercusión en los campos de aplicación que surgen para estos transistores.

3.2. Ventajas e inconvenientes

Las principales ventajas vienen dadas por su mayor tensión de ruptura, por la alta potencia de salida que es capaz de proporcionar, la alta frecuencia de operación, la alta eficiencia, el bajo ruido así como la capacidad de trabajar a altas temperaturas.

Al ser los transistores GaN capaces de proveer bajas figuras de ruido, aparece un nuevo nicho de mercado en los amplificadores de bajo ruido [11].

Sin embargo, a pesar de que se han obtenido valores que hacen ser muy optimistas con esta tecnología, estos valores distan mucho de los resultados esperados. Esto se produce principalmente debido a la calidad del material y al procesado tecnológico necesario para fabricar los transistores.

La principal desventaja que presentan los transistores GaN es el coste ya que pueden llegar a costar entre cinco y diez veces más que un transistor LDMOS de potencia de salida similar [12].

Poseen también menos linealidad ya que el punto de compresión a un decibelio será más bajo que, por ejemplo, en transistores de GaAs.

3.3. Comparación con otras tecnologías

En el ámbito de los transistores de efecto de campo LDMOS, los materiales más utilizados hasta ahora han sido el Arseniuro de Galio (GaAs), el Fosfuro de Indio (InP) y el Silicio (Si). Pero estos materiales se caracterizan por su estrecha banda prohibida, por presentar limitaciones en la frecuencia de trabajo, en la densidad de potencia de salida con la que pueden trabajar así como en las altas temperaturas con las que pueden trabajar.

De esta manera, un transistor de Si puede amplificar eficientemente hasta 2 ó 3 GHz, mientras que por ejemplo otro de GaAs puede trabajar hasta altas frecuencias pero con bajas densidades de potencia de salida. Esto hace que los transistores basados en los nitruros cobren importancia cuando se trata de aplicaciones de alta potencia a altas frecuencias.

Los transistores GaN permiten tensiones de ruptura de hasta 100 V lo cual es un incremento importante respecto a, por ejemplo, los transistores de GaAs que soportan de 7 a 20 V.

Como ya se ha dicho, estos transistores permiten dar hasta un orden de magnitud más de potencia de salida así como más del doble de eficiencia de amplificación comparado con otras tecnologías como GaAs. Esto implica que un transistor GaN podría reemplazar a 10 transistores de GaAs, por ejemplo, obteniendo la misma potencia de salida. Por tanto, se produce un ahorro en costes y espacio, teniendo los transistores GaN un menor coste por cada vatio producido.

Los principales competidores del GaN son el diamante y el SiC. El diamante parece ser el material idóneo para aplicaciones de alta potencia, pero lo cierto es que su aplicación efectiva a este tipo de dispositivos está todavía por desarrollar.

En cuanto al Carburo de Silicio (SiC), fue uno de los primeros semiconductores de gap ancho investigados, especialmente para aplicaciones en las que se requiere una alta tensión de ruptura. Aunque los transistores GaN tienen también similar campo de ruptura, ancho del gap y estabilidad térmica y química que el SiC.

El SiC impone algunas desventajas respecto a los transistores GaN debido a que el procesado tecnológico necesario de los dispositivos de SiC es más complejo y costoso presentando así una mayor densidad de defectos debido a su proceso de fabricación y existiendo también una limitación en el tamaño de las obleas.

Para concluir, se puede decir que el GaN es una opción adecuada para el desarrollo de transistores FET ya que este material semiconductor permite una tecnología de heterounión [13]. Además, se puede también decir que los transistores GaN disminuyen

parámetros como el tamaño, complejidad y tiempo de ajuste que permiten reducir el coste de los amplificadores de potencia basados en GaN.

3.4. Aplicaciones

Como es de esperar, los ámbitos de aplicación de los transistores GaN se centran en aquellas aplicaciones donde se requiere gran ancho de banda así como una densidad de potencia de salida elevada.

Estas aplicaciones incluyen las más comunes de las infraestructuras necesarias para entornos de comunicaciones móviles, como estaciones base ó en tarjetas de red Wi-Fi. También se usan en el hardware asociado a las tecnologías 3G y 4G ó incluso en redes de sensores, mediante módulos ZigBee [14].

Otro sector donde tiene múltiples aplicaciones es el de la defensa. Entre otros, se puede utilizar en dispositivos de guerra electrónica así como en dispositivos PMR.

También se pueden usar en radares militares ó civiles de onda pulsada o de onda continua. Este es un claro ejemplo en el que se requiere operar con altas potencias, que comúnmente pueden llegar a ser del orden de kilovatios o incluso megavatios, a altas frecuencias y elevados anchos de banda.

Otras aplicaciones se extienden a aparatos de medida industriales ó, incluso, a la industria de los automóviles, debido a que esta tecnología puede aportar una reducción de tamaño y peso.

En el mercado de los automóviles eléctricos, no es sólo importante el peso y el tamaño que ofrecen los amplificadores GaN, sino también la alta eficiencia de conversión que aportan y, por tanto, la baja necesidad de refrigeración. Sin embargo, como ya se ha explicado, la limitación viene dada por el aumento de precio respecto a los transistores de Si.

3.5. Caracterización del transistor NPTB00004

Es necesario caracterizar el transistor para tener en cuenta sus efectos parásitos a la hora de realizar el diseño. De hecho, las capacidades parásitas a la entrada y a la salida se aprovecharán como parte de las capacidades más próximas al transistor de las redes de entrada y salida.

Como estas capacidades no son especificadas por el fabricante en la hoja de características del transistor, es necesario obtenerlas mediante la medida física de las mismas.

El proceso necesario para obtener físicamente estos parámetros del transistor conlleva ciertas complicaciones y riesgos tales como la fabricación de un PCB (*Printed Circuit Board*, Placa de Circuito Impreso) específica para esta medida, preparación de la PCB para que disipe correctamente la temperatura, preparación de un disipador, riesgo de rotura del transistor durante el montaje o durante las medidas ó el riesgo de que, aún limitando las corrientes de las fuentes de alimentación, el transistor oscile y pueda dañar algún aparato de medida. Por ello, habrá que realizar las medidas a conciencia a fin de evitar cualquier situación indeseable durante el proceso.

Para realizar la medida, partiendo del esquema que se muestra en la Ilustración 24, que representa el modelo del transistor, se van a implementar ciertas topologías tal y como se expone a continuación a fin de obtener los parámetros intrínsecos anteriormente mencionados.




Ilustración 24. Circuito equivalente simplificado transistor GaN

3.5.1. Medidas físicas

Como se ha dicho anteriormente, es necesario implementar una simple PCB sobre la que realizar las medidas. Para ello es necesario, además del PCB, un disipador al que irá fijado éste.

En la Ilustración 25 se muestra el *layout* del PCB diseñado para realizar estas medidas.



Ilustración 25. *Layout* del PCB diseñado para caracterizar el transistor

Como se puede observar en la Ilustración 25, se trata de un diseño muy simple donde simplemente se incluye la huella del NPTB00004, que en este caso es una PSOP2. Además hay que puntualizar que la puerta del transistor correspondería con la parte superior de la huella.

Hay que recordar una vez más que el transistor va soldado a masa por la parte inferior de su encapsulado, ya que es aquí donde tiene el *pin* correspondiente a la fuente. Además, se han conectado a masa los pines 1, 4, 5 y 8. Los pines 2 y 3 son los correspondientes a la puerta y, por tanto, ambos se conectan mediante una pista hasta un conector SMA. Lo mismo ocurre para los pines 6 y 7 que corresponden al drenador. Por último, se han incluido dos tornillos con el fin de fijar el PCB al disipador.

Algunos de los problemas asociados de la construcción de la placa, como ya se ha comentado anteriormente, radican en que el terminal fuente situado en la parte inferior del encapsulado, debe ir conectado a masa y, al mismo tiempo, no se pueden usar vías para crear planos de masa en la cara donde irá soldado el transistor ya que crearía irregularidades en la cara inferior del PCB, que es la que hace contacto con el disipador. Estas irregularidades impedirían una adecuada transferencia del calor generado por el transistor hacia el disipador y, por tanto, al no disiparse bien este calor, el transistor se dañaría.

Para solucionar esto y conseguir conectar el plano de masa de la cara inferior con el plano de masa de la cara superior, se hizo un corte a la placa justo por debajo de donde debía ir soldado el transistor, para que así la masa estuviese lo más próxima posible al *pad* de la parte inferior del encapsulado, que tiene que ir soldado a masa. La perforación de la placa, que la atravesaba completamente de un lado a otro, fue rellena con malla metálica y, posteriormente, con estaño. Para finalizar, se limó la cara que iba a tener contacto con el disipador para intentar, en la medida de lo posible, que la zona de contacto fuese lo más plana posible. De esta manera se consiguió conectar el plano de masa (cara inferior) con el plano superior, justo donde el transistor hace contacto con la parte inferior del encapsulado.

Una vez hecho esto, se procedió a fijar mediante dos tornillos la placa al disipador para, a continuación soldar, utilizando dos soldadores y la pistola de aire caliente, la parte inferior del encapsulado del transistor al PCB. A continuación, se soldaron los dos *pines* centrales de cada lado del encapsulado del transistor a los *pads* diseñados para tal efecto.

Finalmente, se atornillaron los conectores SMA al disipador y se soldaron a las pistas correspondientes. El resultado puede verse en la Ilustración 26.




Ilustración 26. Montaje para la caracterización del transistor

3.5.1.1. Medida de la capacidad de salida (C_{oss})

Para poder medir la capacidad de salida (C_{oss}), se utiliza un analizador de redes conectado al puerto de salida y se alimenta la puerta y el drenador con tensión continua. Para el caso de la puerta, esta se alimentará de manera que el transistor no conduzca, para ello se debe alimentar con una tensión negativa inferior a -2 V. Respecto a la alimentación del drenador, se realizará un barrido para tomar una medida para cada valor de tensión.

Es necesario que el transistor no esté conduciendo para aislar la capacidad de salida de cualquier otra influencia interna que el transistor pudiera tener.

Las medidas se han realizado a la frecuencia central de interés, que en este caso es de 100 MHz y también a 50 MHz.

Para la realización de estas medidas es necesario el uso de elementos *bias tee*. Un *bias tee* es una red de tres puertos que permite insertar la tensión de continua sin perturbar a otros componentes. Se puede ver como un diplexor al que, por el puerto de DC se le inyecta la tensión de continua y, por el puerto de RF, se introduce o se extrae la señal de RF de excitación o de salida respectivamente y según corresponda. El puerto de RF bloqueará el paso de la tensión de alimentación y viceversa. De este modo, el tercer puerto, que combina tanto la tensión continua como la señal de RF, se conecta al circuito permitiendo así introducir o extraer del circuito ambas componentes. En la Ilustración 27 se puede ver uno de los *bias tee* empleados en la medida.



Ilustración 27. *Bias tee* empleado

Por tanto, una vez conectados ambos *bias tee* al puerto de entrada y de salida del circuito de medida y, conectado cada *bias tee* a una fuente de alimentación, sólo faltaría conectar las tomas de RF del *bias tee*. Para ello, en este caso, se conectará el puerto de RF del *bias tee* situado a la salida del circuito al analizador de redes.

A continuación, para proteger el analizador de redes de cualquier daño que pudiera sufrir en caso de que el transistor oscilase en algún momento, se limita la corriente de las fuentes de alimentación, teniendo especial cuidado con la tensión de alimentación que se provee a través del *bias tee* conectado a la salida.

Por último, y esto será válido para cualquier procedimiento que se realice sobre el transistor, es muy importante polarizar primero el transistor con tensión negativa. Esto se hace alimentando con tensión continua negativa la puerta. En este caso, esto se hará a través del *bias tee* conectado a la entrada del circuito. Esta tensión negativa tiene que ser, al menos, menor que -3 V, para que el transistor esté en corte. Una vez hecho esto, se podrá alimentar mediante la segunda fuente de alimentación al circuito. Es muy importante realizar este paso con rigurosidad debido a que si no, el transistor podría resultar dañado.

En la Tabla 1 se muestran los resultados medidos para diferentes frecuencias y para distintos valores de la tensión de alimentación.

V_D (V)	Coss (pF)	
	50 MHz	100 MHz
25	50	100
24,5	4,04	4,01
24	4,05	4,02
23,5	4,05	4,01
23	4,05	4,01
22,5	4,05	4,01
22	4,05	4,01
21,5	4,04	4,01
21	4,05	4,01
20,5	4,04	4,01
20	4,04	4,01
19,5	4,04	4,01
19	4,05	4,01
18,5	4,04	4,01
18	4,05	4,01
17,5	4,04	4,01
17	4,05	4,01
16,5	4,05	4,01
16	4,04	4,00
15,5	4,05	4,01
15	4,05	4,01
14,5	4,05	4,01
14	4,05	4,02
13,5	4,05	4,01
13	4,04	4,01
12,5	4,04	4,01

V_D (V)	Coss (pF)	
	50 MHz	100 MHz
12	4,05	4,01
11,5	4,05	4,00
11	4,05	4,00
10,5	4,05	4,00
10	4,05	4,00
9,5	4,05	4,00
9	4,05	4,00
8,5	4,05	4,01
8	4,05	4,00
7,5	4,05	4,01
7	4,05	4,01
6,5	4,04	4,01
6	4,04	4,01
5,5	4,04	4,01
5	4,05	4,01
4,5	4,05	4,01
4	4,05	4,01
3,5	4,05	4,01
3	4,05	4,01
2,5	4,05	4,01
2	4,05	4,01
1,5	4,04	4,01
1	4,04	4,01
0,5	4,04	4,01
0	4,04	4,01

Tabla 1. Resultados de la medida de la capacidad de salida

En la Ilustración 28 se muestra la representación gráfica de las medidas obtenidas y mostradas en la Tabla 1.




Ilustración 28. Representación de la C_{oss} en función de la tensión de alimentación

Como se puede observar, la medida para las frecuencias de 50 y 100 MHz oscilan en un margen de 0,02 pF por lo que se puede considerar que tiene una respuesta plana para todo el rango de tensiones de alimentación medido.

Otro aspecto importante que conviene destacar es que la frecuencia de mayor interés en este caso es la de 100 MHz ya que será la frecuencia central de trabajo del amplificador a diseñar. Un dato positivo es que la variación entre la capacidad medida para 100 y 50 MHz apenas varía, por lo que se puede intuir que la capacidad de salida no variará significativamente para el rango de frecuencias de trabajo del amplificador.

3.5.1.2. Medida de la capacidad de entrada (C_{iss})

En este caso, para modelar la capacidad que el transistor presenta a su entrada hay que realizar la medida sobre la puerta del transistor. Para anular la capacidad de la salida, que ya se midió en el apartado anterior, se cortocircuita la salida a masa. De este modo se crea un cortocircuito a masa en paralelo con la capacidad de salida, quedando aislada la capacidad que el transistor presenta en su puerta.

Una vez aislada la capacidad de entrada, se realiza la medida sobre la puerta del transistor. Esta medida se lleva a cabo haciendo un barrido de la tensión que se aplica a la puerta. Hay que recordar que esta tensión será negativa y que el transistor se espera

que conduzca para valores mayores de -1.3 V , según la hoja de características del modelo empleado.

Según la hoja de características del fabricante, la tensión de puerta puede oscilar entre -10 V y 3 V [9].

Esta medida, al igual que en el caso anterior, se ha hecho a la frecuencia central de interés, 100 MHz y a 50 MHz .

Para realizar esta medida, se han tenido que cortocircuitar a masa los pines del drenador del transistor. De esta manera, como se explicó anteriormente, conseguimos que la capacidad de la salida (C_{oss}), medida en el apartado anterior, no afecte a la medida. En la Ilustración 29 se puede ver como se ha realizado este cortocircuito sobre la placa de medida.

En este caso, como es obvio, puesto que se han cortocircuitado los pines del drenador a masa, la tensión de salida será cero.

En esta ocasión, el analizador de redes será el encargado de excitar y medir por la entrada de RF del elemento *bias tee* situado a la entrada.




Ilustración 29. Drenador cortocircuitado a masa

En este caso, hay que prestar atención, como se ha dicho, a la entrada. Nuevamente se polarizará el transistor mediante una tensión continua negativa a través del *bias tee* conectado a la entrada del circuito de medida. Esta tensión comenzará en -9 V y se irá aumentando hasta 0 V que, aunque no es el valor máximo que soporta el transistor, resulta ser suficiente para medir la capacidad de entrada.

Se llevará así al transistor desde el estado de no conducción al estado de conducción.

En la Ilustración 30 se muestra la configuración usada para tomar estas medidas.




Ilustración 30. Configuración para medir la capacidad de entrada Ciss

En la Tabla 2 se muestran los resultados medidos para diferentes frecuencias y para distintos valores de tensión de polarización.

V_G (V)	Ciss (pF)	
	50 MHz	100 MHz
-9	4,23	3,74
-8,5	3,92	3,76
-8	3,92	3,79
-7,5	3,94	3,81
-7	3,97	3,83
-6,5	3,99	3,86
-6	4,01	3,89
-5,5	4,02	3,92
-5	4,05	3,96
-4,5	4,10	3,99

V_G (V)	Ciss (pF)	
	50 MHz	100 MHz
-4	4,14	4,05
-3,5	4,17	4,10
-3	4,23	4,16
-2,5	4,30	4,23
-2	4,53	4,49
-1,5	6,29	6,25
-1	8,74	8,75
-0,5	9,69	9,75
0	10,34	10,12

Tabla 2. Resultados de la medida de la capacidad de entrada

En la Ilustración 31 se muestra la representación gráfica de las medidas obtenidas y mostradas en la Tabla 2. Como se puede observar, la medida en este caso es plana para todo el rango de tensiones de polarización para los cuales el transistor no conduce. Para tensiones mayores de -2 V el transistor empieza a conducir, hasta que aproximadamente entre -1,5 V y -1 V el transistor se puede decir que conduce completamente. Este resultado es justamente lo que se esperaba obtener, tanto en forma de las trazas como en valores de capacidad de puerta obtenidos.

Se observa que cuanto menor es la frecuencia, mayor es la capacidad que presenta la puerta del transistor.




Ilustración 31. Resultados de la medida de la capacidad de entrada

De nuevo, para el caso de diseño que nos ocupa habrá que fijarse en la capacidad medida a la frecuencia de 100 MHz que, como se dijo anteriormente, será la frecuencia central a la que el amplificador trabajará.

3.5.2. Conclusiones

Finalmente se puede decir que las medidas realizadas sobre el transistor son válidas.

Se obtienen como capacidades de interés aproximadas una capacidad de entrada de 10 pF y una capacidad de salida de 4 pF.

Al tener una capacidad de entrada pequeña, se puede predecir que el transistor puede conmutar muy rápido. Además, el hecho de que esta capacidad sea pequeña implica que existirá una baja distorsión AM/PM en sistemas de envolvente no constante, ya que lógicamente, si fuese constante no habría variaciones en la amplitud. Siendo estrictos, esta distorsión debería llamarse V_{cc}/PM en este caso, ya que variaría según la tensión de polarización del transistor.

Se ha prescindido de obtener el valor de la capacidad C_{in} puesto que no resulta estrictamente necesaria aunque ayudaría a modelar completamente el transistor.

Además, para hacer esta medida hay que hacer conducir el transistor, lo cual implica mayores riesgos de que se produzca alguna oscilación que dañe el analizador de redes.

Por otro lado, también existe riesgo de dañar el transistor y/o de obtener unas medidas que no sean fiables puesto que, al tomarse estas medidas con el transistor conduciendo, este consumirá corriente y por tanto se calentará. Por ello, como el disipador tiene unas dimensiones reducidas, podría no poder disipar adecuadamente el calor producido y desbaratar las medidas tomadas o, incluso, dañar el transistor.

Capítulo 4:

Diseño

4.1. Introducción

Tal y como se comentó en el Capítulo 1, la idea principal de este proyecto es diseñar e implementar un amplificador de potencia clase E. Sin embargo, ahora se van a detallar las principales especificaciones que se han impuesto y que por tanto deben ser tenidas en cuenta a la hora de diseñar el amplificador.

Los principales requisitos vienen dados por su banda de trabajo, que estará centrada en los 100 MHz, por su ancho de banda, que debe ser superior al 20% de esta frecuencia central, siendo un valor aceptable el 30% pero teniendo en cuenta que debe ser todo lo ancho que sea posible. Otro parámetro que se especifica es la potencia de salida, que debe asegurar un valor mínimo y en todo caso cercano a 4 W en todo el rango de frecuencias de funcionamiento. Por otro lado, se espera también obtener una eficiencia cercana al 90%.

También se tratará de obtener una potencia de salida lo más plana posible para todo el rango de frecuencias de trabajo.

Para ello, habrá que diseñar una red de salida que permita que el amplificador cumpla con estas especificaciones.

Además, podría ser también necesaria una red de entrada para mejorar la excitación necesaria en la puerta del transistor para hacerlo conmutar.

4.2. Red de salida

4.2.1. Cálculo y simulación

Para el diseño teórico del amplificador se hará uso de la teoría expuesta en el capítulo segundo. Tal y como se detalla en este capítulo, la parte del circuito amplificador que marcará la clase de amplificación de este es la red de salida.

Para tratar de obtener un ancho de banda lo más elevado posible se va a emplear una red de salida con doble compensación de susceptancia, que como se demostró en el capítulo segundo, es la topología que proporciona un mayor ancho de banda. Para comodidad del lector, en la Ilustración 32 se incluye el esquemático de esta topología.




Ilustración 32. Circuito de doble compensación de susceptancia

A continuación se incluyen también las distintas expresiones que permiten calcular los valores de los distintos componentes de la red de doble compensación de susceptancia.

$$L_S = \frac{R_L}{\omega_0} \cdot \frac{2}{\sqrt{5} - 1} = 128.76 \text{ nH}$$

$$L_1 = \frac{1}{\omega_0^2 \cdot C_1} = 62.023 \text{ nH}$$

$$C_S = \frac{1}{\omega_0^2 \cdot L_S} = 19.67 \text{ pF}$$

$$C_p = \frac{0.685}{\omega_0 R_L} = 21.8 \text{ pF}$$

$$C_1 = \frac{L_S}{R_L^2} \cdot \frac{3 - \sqrt{5}}{2} = 40.84 \text{ pF}$$

$$L_p = 0.732 \cdot \frac{R_L}{\omega_0} = 58.25 \text{ nH}$$

Estos valores se obtienen para una frecuencia central de 100 MHz y una resistencia de carga, R_L , de 50 Ω .

A continuación se procede a realizar una simulación a fin de comprobar que este cálculo da como resultado una respuesta cercana a la esperada. Dicha simulación se ha realizado mediante el software *AWR Microwave Office*.

En la Ilustración 33 se muestra la red simulada.




Ilustración 33. Red de salida calculada

Como se puede ver en la Ilustración 34, la respuesta no es plana para un rango de frecuencias dado ni en módulo ni en ángulo de fase por lo que se trata de aplanar usando

el optimizador. Por otro lado, se intentará también que el ángulo de fase esté siempre en el entorno de los -35° y los -36° en el rango de frecuencias de trabajo así como que presente un valor de -90° en las frecuencias armónicas, por ejemplo, a 200 MHz.




Ilustración 34. Simulación de la red calculada inicialmente

A continuación, en la Ilustración 35 se muestra la red optimizada y, a continuación, en la Ilustración 36, se muestra el resultado de su simulación.




Ilustración 35. Red de salida optimizada

Como se puede observar en la Ilustración 36, la nueva red optimizada no satisface todas las condiciones como debiera. Sin embargo, esto debe tratarse como una aproximación ya que esta red habrá que modificarla para ajustar la admitancia que presenta y, por tanto, no será la red definitiva. Por ello, carece de sentido tratar de aproximar en exceso su respuesta para que después tenga que ser modificada.

Como factores a mejorar habría que destacar, al igual que antes, una mayor planicidad en el rango de frecuencias de trabajo del módulo, una mayor exactitud en el entorno de los -35° y -36° del ángulo de fase así como conseguir que sea más plano en la zona baja

del rango de frecuencias de trabajo. Por último, también habría que ajustar con más precisión el ángulo de fase que presenta esta red a la frecuencia armónica de 200 MHz.




Ilustración 36. Simulación inicial y simulación optimizada

A continuación se ha simulado esta red de salida con el transistor para poder así ver el comportamiento del conjunto. Sin embargo, para realizar esta simulación se ha utilizado un conmutador ideal al que se le han añadido una R_{ON} de $2\ \Omega$ tal y como se especifica en la hoja de características del transistor así como una capacidad de salida de 4 pF medida en el capítulo anterior.

En las ilustraciones 37, 38, 39, 40 y 41 se muestran los resultados de la simulación de la red de salida con el conmutador explicado en el párrafo anterior. Estas ilustraciones corresponden a la forma de onda en tres frecuencias distintas, la potencia de salida y el rendimiento.




Ilustración 37. Formas de onda ($f = 100\text{ MHz}$)

Además para realizar esta simulación, se ha añadido una red de alimentación conectada a la bobina L2 de la red de salida mostrada en la Ilustración 35. Esta red de alimentación está compuesta de una fuente de tensión continua así como de una serie de condensadores de desacoplo. El objetivo de esta red de alimentación es introducir la tensión de alimentación del amplificador.




Ilustración 38. Formas de onda ($f = 70$ MHz)




Ilustración 39. Formas de onda ($f = 130$ MHz)




Ilustración 40. Rendimiento en el rango de frecuencias de trabajo




Ilustración 41. Potencia de salida en el rango de frecuencias de trabajo

Como se puede ver, la potencia máxima de salida es 41 dBm (12.6 W). Sin embargo, consultando la hoja de características del NPTB00004, su potencia máxima de salida son 5 W. Esto se traduce en que el transistor no podría suministrar suficiente corriente a la red de salida. De este modo el rendimiento mostrado en la Ilustración 40 no sería el

obtenido si se midiese sobre el transistor real ya que ha sido calculado para una potencia de salida mucho mayor de la que el amplificador real podría suministrar.

Obviamente, este no es un modo de funcionamiento deseable ya que el transistor no trabaja adecuadamente.

Para evitar este comportamiento indeseado, habrá que disminuir la admitancia de la red de salida.

4.2.2. Optimización de la admitancia de la red de salida

Para optimizar la admitancia que presenta la red de salida de manera que el transistor trabaje adecuadamente habrá que reducir la admitancia de la red de salida de forma considerable y, por tanto, se modificarán los valores de sus componentes. El proceso iterativo de ajuste se basa en optimizar la red para un menor valor de la admitancia en la banda de trabajo y, posteriormente, realizar una simulación integrando la red obtenida en el modelo del transistor para comprobar si la respuesta es la esperada, es decir, que a la salida hay un nivel de potencia adecuado y que el valor de la eficiencia es suficientemente elevado.

Hay que destacar que para que el resultado de este proceso sea válido en la práctica, se debe ser cuidadoso con los valores de los componentes ya que deben ser valores que se puedan asumir desde un punto de vista práctico. Además, el resultado de la optimización realizada se verá posteriormente condicionado por el redondeo de los valores obtenidos hacia un valor que permita implementarse con los componentes físicamente disponibles.

En la Ilustración 42 se muestra la red de salida una vez que se ha procedido a optimizar la admitancia.




Ilustración 42. Red de salida (admitancia optimizada)

En la Ilustración 43 se muestra la respuesta de la red de salida obtenida después de la simulación que produce la respuesta simulada sobre el modelo de transistor mostrada también en sucesivas ilustraciones.




Ilustración 43. Simulación de la red de salida finalmente implementada

Aunque como se puede ver, la fase no alcanza el ángulo óptimo, los resultados que se muestran cuando se integra con el modelo del transistor, como se puede ver a continuación, son bastante aceptables y, en cualquier caso, mejores a los obtenidos en el caso anterior.

En las ilustraciones 44, 45, 46, 47 y 48 se muestran los resultados de la simulación de esta red de salida integrada con el modelo del transistor explicado anteriormente.




Ilustración 44. Formas de onda (f = 100 MHz)




Ilustración 45. Formas de onda ($f = 70 \text{ MHz}$)




Ilustración 46. Formas de onda ($f = 130 \text{ MHz}$)




Ilustración 47. Rendimiento en el rango de frecuencias de trabajo




Ilustración 48. Potencia de salida en el rango de frecuencias de trabajo

Como se puede observar en las ilustraciones 47 y 48, la respuesta obtenida produce un alto rendimiento para la mayor parte del rango de frecuencias de trabajo pero la potencia de salida no es perfectamente plana, aunque se mantiene por encima de los 4 W para la gran mayoría del rango de frecuencias de trabajo.

En esta etapa de diseño se busca una aproximación al comportamiento esperado sin llegar a un nivel de exactitud demasiado elevado debido a que la red de salida, y por tanto su respuesta, se verá modificada tanto por las inductancias y capacidades que introduce el propio PCB como por la tolerancia de los componentes empleados. Por ello, a pesar de que como se ha dicho, la potencia de salida no es plana, o que el ángulo de fase de la admitancia de la red de salida no es el óptimo, se considera la simulación suficientemente buena para proceder a su implementación sobre el PCB y será en este paso, descrito en el siguiente capítulo, donde se termine de ajustar la red de salida.

En esta fase, hay que recomendar el uso de componentes, en este caso principalmente condensadores, que presenten una tolerancia lo menor posible a fin de ganar precisión en el proceso de ajuste. Además también es recomendable usar componentes en la red de salida con elevado factor de calidad.

4.3. Conclusiones

En base a las simulaciones mostradas, se puede concluir que se ha conseguido diseñar con éxito un amplificador cuya clase de amplificación es la clase E, con un rendimiento cercano, y en algunos puntos superior, al 90%, asegurando al mismo tiempo una potencia de salida mayor a 4 W, para la mayoría del rango de frecuencias de trabajo.

Por otro lado, hay que destacar nuevamente que este diseño no se valida como un diseño definitivo ya que está supeditado a un ajuste posterior realizado sobre una placa realizada a tal efecto y usando componentes reales. Es aquí donde se toma en cuenta por tanto las capacidades e inductancias que introduce el PCB, así como las tolerancias de los componentes.

Es por ello que carece de sentido obtener un diseño muy refinado del amplificador que posteriormente se vería desvirtuado por los dos factores mencionados.

Respecto a la red de entrada, es normalmente necesaria para mejorar la excitación de la puerta del transistor que es a su vez necesaria para que éste conmute de manera óptima. Sin embargo, en este caso, a pesar de que inicialmente se pensó que sería necesaria, a la vista de los resultados finales obtenidos, donde se ha excitado con una señal sinusoidal, se ha decidido no incluirla.

Esto tiene la ventaja de que la señal de excitación entra directamente a la puerta sin tener ningún circuito previo, como sería la red de entrada. Esto evita problemas adicionales del diseño como por ejemplo problemas de estabilidad.

Por último se concluye que el diseño llevado a cabo da lugar al esquemático que se muestra en la Ilustración 49.

En esta ilustración se pueden observar algunos condensadores etiquetados como "NM" cuyo objetivo es reservar espacio físico en el PCB por si hubiera que usar dos condensadores para conseguir la capacidad requerida.

Aún cuando no sea necesaria la red de entrada, sí será necesario diseñar una red para que se pueda polarizar el transistor mediante una tensión de puerta, que es la que hará que el transistor conduzca o no y que es importante recordar una vez más que debe de ser negativa. Esto por tanto restringe el uso de un regulador de tensión convencional.

Esta red de polarización estará compuesta por unos condensadores de desacoplo así como una bobina que bloquee el paso de señal RF hacia la fuente de tensión. Además serán también necesarias dos resistencias en paralelo de 100 ohmios para que la impedancia vista de ambas sea de 50Ω .




Ilustración 49. Circuito completo diseñado

Capítulo 5:

Implementación

5.1. Introducción

En este capítulo se describe la implementación física del amplificador diseñado. Esta es una parte muy sensible ya que en ella está incluido el proceso desde que el circuito ha sido diseñado desde el punto de vista de simulación, es decir, desde el punto en que el diseño quedó validado en el capítulo anterior y hasta que se considera que el amplificador funcionará físicamente de manera correcta cuando la red de salida sea integrada en el resto del circuito.

Esto incluye por tanto desde el diseño del PCB del amplificador hasta el ajuste de la red de salida pasando por el montaje de los distintos componentes del amplificador.

En este capítulo se describirán también los puntos más importantes del proceso de prototipado así como la justificación de la selección de los materiales y componentes electrónicos empleados.

El proceso de implementación ha sido íntegramente llevado a cabo en el Grupo de Ingeniería de Radio (G.I.R.A.), empleando no sólo sus instalaciones y equipos sino también sus herramientas de trabajo y materiales.

5.2. Diseño del PCB

El diseño del PCB se ha realizado primeramente teniendo en cuenta el tamaño del mismo, teniéndose que ajustar éste al tamaño del disipador, tratando además de minimizar el tamaño. El tamaño final será de 6 x 4.7 cm.

En la Ilustración 50 se muestra el *layout* del PCB diseñado.




Ilustración 50. *Layout* circuito

Como se puede observar en la Ilustración 51, la imagen está dividida en distintas zonas para así poder distinguirlas numéricamente. A la izquierda se encuentra la entrada de señal del circuito. Más arriba, etiquetada con el número 5, se encuentra la entrada de tensión de polarización. Inmediatamente a la derecha, se encuentra la red de entrada, etiquetada con el número 1. A continuación, con la etiqueta número 2, se encuentra el transistor que a su derecha tiene la red de salida, etiquetada con el número 3. En la parte superior de la red de salida, etiquetada con el número 4, se encuentran los condensadores de desacoplo así como el choque de radiofrecuencia que definen la red de alimentación del amplificador. Con la etiqueta número 6 se termina por definir la entrada de tensión de alimentación del amplificador.




Ilustración 51. Bloques del circuito

Cabe destacar que, según se ve el layout en la Ilustración 50, por la parte superior se ha trazado una pista que permite a este amplificador integrarse con otro circuito para que así se pueda modular esta tensión de alimentación.

Algo que, tal y como ocurría cuando se explicó el proceso de construcción del PCB usada para caracterizar el transistor en el capítulo 3, condiciona el diseño del PCB es la buena conducción de temperatura que el PCB debe tener hacia el disipador. Para ello, como se explicó entonces, la cara del PCB que hace contacto con el disipador debe ser tan plana como sea posible.

Esto condiciona el modo en el que se conectará el plano de masa de la cara inferior con el plano de masa de la cara superior, donde irán soldados los componentes, ya que no se pueden usar vías debido a que la superficie inferior no quedaría plana.

Para dar solución a esto, en cada punto del PCB que se requiera tener masa se realizará una incisión de forma alargada usando un cúter. Esta incisión atravesará ambas caras de

la placa. A continuación, se pondrán dos tiras de papel de cobre, una sobre cada borde de la incisión, de manera que conecten ambas caras del PCB a través de la incisión.

Posteriormente, se fijarán ambos papeles de cobre aplicados sobre cada borde de la incisión mediante estaño. Es especialmente importante que a la hora de soldar la cara inferior, que hará contacto con el plano de masa, el cobre quede lo más ajustado posible al cobre del PCB para que así quede más plano y la resistencia térmica sea menor. Concretamente, esto será crítico en la incisión que se hará justo debajo del transistor. En la Ilustración 51 se pueden ver representadas mediante líneas de color rojo los distintos puntos donde es crítico que exista masa y, por tanto, aquellos puntos sobre los que se realizará el procedimiento descrito.

Por último, se lima la parte inferior a fin de eliminar las irregularidades que inevitablemente haya causado el estaño. Hay que tener cuidado de no deteriorar el plano de masa durante este proceso de limado.

En la Ilustración 50 se observan 6 tornillos encargados de fijar el PCB al disipador. Estos tornillos son todos de métrica 3 y es crítico que los agujeros estén perfectamente alineados con los del disipador ya que de lo contrario la placa se podría combar y, o bien dañarse, o bien no producirse el contacto necesario para que se disipe el calor correctamente a través del disipador.

Como se puede observar en las ilustraciones 50 y 51, el diseño del layout ha sido optimizado para que sólo existan dos planos de masa en la cara superior del PCB. Con esto se evita que existan múltiples puntos de masa aislados, aumentando así el número de veces que habría que haber realizado el proceso descrito anteriormente para conectar las masas de ambas caras del PCB. Esto daría lugar a una limitación potencial a la hora de conseguir la mayor planicidad posible en la cara inferior.

Respecto a los conectores, se trata de dos conectores SMA cuyo contacto a masa se producirá al ir atornillados al disipador sin ir por tanto soldados directamente al plano de masa. Esto es debido a que los conectores usados no han sido fabricados con un material que permita la soldadura de estaño fácilmente. Sin embargo, esto no produce ningún efecto indeseado en el comportamiento del circuito. Además, por si fuera necesario, en la zona del PCB cercana a ambos conectores se ha dejado acceso al plano de masa, tal y como puede verse más claramente en el conector de salida, por si hubiera que usar otro tipo de conector SMA y fuese necesario soldarlo directamente a masa.

En lo que respecta a las consideraciones generales seguidas a la hora de diseñar el PCB, aparte de tratar de minimizar el número de zonas de masa independientes como se ha dicho, se puede destacar la colocación perpendicular de las bobinas para evitar los acoplamientos entre las mismas, la anchura de las pistas a las que se conectan ambos conectores de entrada y salida para que sean de impedancia $50\ \Omega$ así como que se ha

minimizado la superficie de las isletas a las que se conectan varios componentes para evitar capacidades parásitas. Esto tiene especial importancia en el caso de la isleta que hay en la puerta del transistor ya que una capacidad elevada en este punto podría dañar el transistor.

Además, esto también ha sido especialmente tenido en cuenta en la red de salida para evitar que las pistas introduzcan capacidades adicionales a las de la propia red y que la red diseñada necesite un mayor ajuste. Sin embargo, esto no tiene tanta importancia en las partes del circuito por donde se introduce tensión continua.

Del mismo modo, se han cuidado las longitudes de las líneas y las isletas de interconexión de componentes para evitar así introducir inductancias adicionales.

Haciendo referencia a los números etiquetados de la Ilustración 52, se puede observar como el condensador señalado con el número 1 está colocado verticalmente para conectar la bobina directamente al terminal del condensador. De esta manera se evita una isleta de interconexión de ambos componentes, que introduciría, como ya se ha dicho, una capacidad adicional que desvirtuaría en sobremanera el diseño realizado previamente.

Respecto a la isleta señalada con el número 2, se puede decir que el tamaño de la misma no es tan influyente debido a que en ese punto existe una capacidad directamente conectada a masa. Por ello, ambas capacidades, la introducida por la isleta y la del condensador, estarían en paralelo y por tanto se sumarían. Esto hace que la capacidad de la isleta sea despreciable respecto a la del condensador de manera que la capacidad predominante en este punto vendrá marcada por el condensador conectado a masa.

Una vez realizadas estas operaciones y antes de soldar los componentes al PCB, se va a proceder a optimizar la red de salida.

5.3. Optimización de la red de salida

Para optimizar la red de salida se ha fabricado otro PCB igual que el descrito en el apartado anterior, con el mismo fotolito, pero esta vez se ha cortado por la mitad a la altura del transistor, de manera que se quede aislada sólo la red de salida y al mismo tiempo de manera que se pueda soldar un conector SMA justo donde estaría el drenador del transistor.

En esta ocasión no es necesario el uso del disipador ya que no se usará el transistor debido a que el objetivo de este PCB es poder medir la red de salida con el analizador de redes e importar los datos al software de simulación *AWR Microwave Office* para poder ajustar iterativamente los componentes de la red de salida hasta conseguir la respuesta esperada.

Para ello, se procede a soldar los distintos componentes, que serán convenientemente descritos más adelante, quedando una configuración tal y como se muestra en la Ilustración 52.




Ilustración 52. PCB de optimización de la red de salida

En la Ilustración 52, los componentes mostrados son los que se diseñaron en un primer momento para medir la red de salida antes de optimizar la admitancia para que el transistor trabaje adecuadamente. Por ello, algunos componentes no se corresponden con los que se han usado en la implementación final y que serán mostrado más adelante.

En la Ilustración 52 es también importante destacar que por ejemplo el condensador que está cerca del conector de entrada, equivalente al drenador del transistor, está soldado muy junto al conector. Esto también ocurre en los dos condensadores que hay entre la bobina de la red de salida y la bobina toroidal, estando los dos condensadores de desacoplo muy cerca de la bobina de la red de salida.

Hay que tener en cuenta que en este caso no se cuenta con la capacidad de salida del transistor, por lo que, como esta capacidad se usa como parte de la red de salida, habrá que añadir 4 pF al condensador de la red de salida más cercano al drenador.

Para realizar las medidas se ha conectado una carga de $50\ \Omega$ al conector de la salida, situado en la Ilustración 52 a la derecha. Posteriormente, tras calibrar adecuadamente el analizador de redes, se han extraído las trazas de módulo y fase para a continuación representar la admitancia mediante AWR y hacer la debida comparación con la diseñada. De este modo se puede estudiar qué componentes es necesario modificar y en qué medida hay que hacerlo.

En la Ilustración 53 se observa el resultado de cada una de las iteraciones necesarias para obtener la respuesta de la red de salida deseada. En ella se puede ver también la traza de la red diseñada, una vez ajustados los valores al valor de los componentes comerciales que están a disposición, a la que la red de salida implementada debería asimilarse.




Ilustración 53. Medidas de las iteraciones de la optimización

Estos valores adaptados pueden verse variados por el redondeo de decimales o por la aproximación al valor del componente disponible más cercano.

El PCB construido servirá por tanto para, como se ha dicho, poder estudiar qué componentes hay que modificar para que la respuesta de la red medida en la iteración anterior se vea modificada en el sentido deseado a fin de obtener la respuesta que más se aproxime al valor deseado.

Durante esta fase de ajuste de optimización de la red de salida sólo ha sido necesario modificar la capacidad del condensador más cercano drenador. Siendo el valor inicial de 6 pF, se puede ver como en las dos primeras medidas existe un exceso de capacidad debido a que se ha cambiado la capacidad inicial por una de mayor tamaño. Se puede ver como progresivamente se va reduciendo esta capacidad hasta ajustarla al valor correcto.

El valor final necesario para obtener la respuesta trazada en rojo es de 8 pF. Hay que destacar que el ajuste se hizo con la precisión de 1 pF, sin tener en cuenta las tolerancias, ya que la diferencia de la respuesta del ángulo de fase usando un condensador de 9 pF, representado en rosa, es de 3.6° , lo cual no es para nada despreciable.

La medida final que se ha dado definitivamente como válida ha sido la tercera (*Measurement 3* en la leyenda y representada en color rojo). En ella se puede ver cómo el ángulo de fase de la admitancia en 100 MHz está en -35.4° y, aunque esta no es plana para todo el rango de frecuencias de trabajo, se ajusta bastante bien a lo esperado.

Respecto al módulo de la admitancia, aunque sí que ha perdido algo de planicidad, siendo por tanto menor el rango de frecuencias para el que es plano, esto tampoco es algo dramático. Respecto a su valor, se ha visto muy ligeramente disminuido, por lo que no tendrá un gran impacto en el resultado.

Puede concluirse por tanto que, al haberse conseguido ajustar la fase con cierta precisión sin apenas modificar el módulo, se ha ajustado la red de salida con éxito.

A continuación se describe el proceso de montaje sobre el PCB final del amplificador.

5.4. Montaje del PCB

Como se ha comentado en el apartado anterior, una vez ajustada y validada la red de salida, se va a proceder a montar los componentes sobre el PCB final, el cual se supone que ya se encuentra montado sobre el disipador.

Para ello, lo primero que se hará será soldar el transistor con la ayuda de la pistola de aire caliente y del soldador. Hay que recordar que este transistor tiene el terminal de fuente en la parte inferior del encapsulado y, en este caso debe ir soldado a masa.

En un primer momento la red de entrada no va a ser montada para así poder probar de una manera más directa cómo se comporta la red de salida optimizada con el transistor.

Sin embargo sí que es necesario montar los componentes que intervienen en la rama de la tensión de polarización.

En la Ilustración 54 se puede ver esta rama señalada mediante un recuadro rojo. Además, a esta rama se le han añadido dos condensadores colocados al lado de la bobina por el lado por el que se introducirá la tensión de polarización. También se han señalado mediante un recuadro blanco dos componentes que unen la red de tensión continua de polarización y la red de entrada de señal, con la puerta del transistor. Estos componentes son dos bobinas y se consideran parte de la red de entrada, por lo que lo que se ha hecho es soldar una lámina de cobre que haga esta unión sustituyendo a las bobinas.

Como es obvio, también es necesario poner el condensador que está inmediatamente a continuación del puerto de entrada ya que si no, este puerto quedaría en circuito abierto y no entraría señal al circuito. Este condensador también ha sido señalado mediante otro recuadro rojo.

A continuación, se sueldan exactamente los mismos componentes que se han empleado en la placa de optimización de la red de salida. Hay que intentar replicar con la máxima precisión la red que se implementó sobre esa placa tratando de situar los mismos componentes en el mismo lugar para intentar que la respuesta varíe lo menos posible.

De nuevo hay que intentar que las bobinas queden perpendiculares unas respecto a otras para evitar los acoplamientos de unas bobinas con otras.

El resultado del montaje descrito hasta este punto se muestra también en la Ilustración 54.




Ilustración 54. Montaje final del PCB

En el siguiente apartado se van a estudiar los distintos componentes empleados para la implementación del circuito.

5.5. Componentes electrónicos

En este apartado se van a describir los distintos componentes empleados para implementar este circuito. Algunos de ellos, como son la mayoría de las bobinas, han tenido que ser fabricados manualmente, mientras que otros son componentes comercializados.

Un aspecto especialmente importante de los componentes que forman la red de salida, como ya se ha mencionado, es la tolerancia que presentan, ya que su valor real cambiará en función de esta y, por tanto, al verse variado el valor, se desvirtuará el comportamiento de dicha red.

En la red de salida se han usado condensadores ATC de distintas series según el valor requerido. Estos condensadores tienen unas tolerancias más ajustadas. Siempre que el valor correspondiente lo ha permitido, se han utilizado los de la serie 100B ya que soportan mayor potencia. También se ha usado un condensador de este tipo para conectar el puerto de entrada de señal con la puerta del transistor.

Por otro lado, lo primero que se diseñó y se construyó fueron las bobinas ya que el valor final de estas fue necesario para ser incluido en la simulación y tener unos resultados por tanto de mayor fiabilidad.

Para diseñar las bobinas se ha utilizado una aplicación web [15] cuyo cálculo se basa en la fórmula comúnmente conocida de diseño de bobinas que se muestra a continuación:

$$n = \sqrt{\frac{(9r + 10l) \cdot L}{0.393 \cdot r^2}}$$

Donde n es el número de vueltas, r es el radio de la bobina en centímetros, l su longitud en centímetros y L la inductancia en μH .

Por tanto, el diseño se realizó iterativamente modificando los valores de las distintas variables hasta conseguir una aproximación razonable al valor deseado. A continuación se construyeron las bobinas y, posteriormente, se realizó la medida y ajuste del valor real de la bobina para la frecuencia de trabajo haciendo uso del analizador de redes, debidamente calibrado.

Hay dos bobinas construidas con hilo de plata de 0.8 mm de diámetro, que son las de menor valor. Otra de las bobinas, con forma más alargada, está fabricada con hilo de cobre y diámetro menor que las otras, ya que se requiere una notablemente mayor inductancia. Por último, la bobina que hace las veces de choque de radiofrecuencia es una bobina toroidal de diez espiras sobre un núcleo de ferrita 4C65 que presenta una inductancia aproximada de 3.3 μH con un 20% de tolerancia.

Esta última bobina toroidal forma parte de la red de alimentación. Esta red tiene también, a ambos lados del choque de radiofrecuencia, una serie de condensadores de desacoplo entre los que se mezclan un condensador ATC100B de 1 nF y otro ATC200B de 10 nF, dos condensadores SMD 0603 y un condensador electrolítico de aluminio.

En la red de tensión de polarización se han usado seis condensadores de desacoplo SMD 0603. Además, también cuenta con dos resistencias SMD 1206 de $100\ \Omega$ así como una bobina SMD 0805 de $5.6\ \mu\text{H}$.

Para conseguir algunas capacidades, como puede ser la más cercana al drenador, que es de $8\ \text{pF}$, se han tenido que usar dos condensadores en paralelo ATC800B de $4\ \text{pF}$. Esto también ocurre con la capacidad que tiene la rama serie de la red de salida. Esta rama está compuesta por una bobina y una capacidad, ambas en serie una con otra. Por tanto, como en este punto se requiere una capacidad elevada, se han tenido que poner en vertical dos condensadores, para que al estar en paralelo se sumen sus capacidades y se consiga así la capacidad deseada.

Las bobinas se han hecho con hilo de plata en la medida de lo posible ya que este ofrece un mayor factor de calidad y por tanto permite obtener mayores rendimientos del amplificador.

Capítulo 6:

Medidas

6.1. Introducción

En este capítulo se van a mostrar y a explicar las diferentes medidas realizadas para comprobar y evaluar el funcionamiento del amplificador diseñado.

Concretamente se explicarán dos medidas, una que analiza la potencia de salida, el rendimiento y la ganancia para distintas tensiones de alimentación en el rango de frecuencias de trabajo, y otra que analiza la adaptación que existe en el puerto de entrada.

También se explicarán los procedimientos de medida así como el montaje del banco de medida necesario para llevar a cabo estas medidas.

6.2. Medida de la potencia de salida y rendimiento

6.2.1. Banco de medidas

La Ilustración 55 muestra la configuración del banco de medidas necesario para realizar estas medidas. Se puede ver como a la izquierda, se encuentra un generador de señales, el cual excitará, con un tono a la frecuencia a la que se hará la medida y sin modular, a un *driver* (Mini-Circuits ZHL-2 [16]) que amplificará esta señal de excitación y cuya salida se conectará al amplificador diseñado en este proyecto. Este *driver*, tal y como se observa en la Ilustración 55, debe ir alimentado con una fuente de tensión.




Ilustración 55. Banco de medida: Medida de potencia de salida y del rendimiento

A continuación, se ve como el amplificador requiere de dos fuentes de tensión, una para polarizar el transistor y otra para alimentar el amplificador. Como hay que polarizarle con una tensión negativa se ve como está conectado el positivo a tierra y el negativo a la entrada de continua.

La salida de este amplificador pasa por un vatímetro para poder así medir la potencia y, finalmente, la salida del vatímetro se conecta al analizador de espectros para poder ver el espectro de la señal de salida del amplificador.

Aunque no están representados en la Ilustración 55, hay que añadir que se han utilizado dos atenuadores, uno conectado directamente al generador de señal y otro a la salida del driver, cada uno de ellos de 3 dB. Además, también se ha empleado un atenuador de 40 dB entre el vatímetro y el analizador de espectros.

El generador de señal se configurará con una potencia de salida de 5 dBm para que de esta forma se reciba a la entrada del amplificador una potencia de 17 dBm ya que el *driver* en este rango de frecuencias amplifica 18 dB. Además, hay que señalar que el *driver* debe tener 24 V de alimentación antes de que se le pueda introducir una señal a su entrada.

El proceso para realizar la medida se describe a continuación. Lo primero se limitan las corrientes de las fuentes de tensión que alimentarán al amplificador para proteger los equipos de medida. A continuación se introduce una tensión de, por ejemplo, 3.5 V en el generador de tensión de polarización que, al estar conectados los cables a la inversa, la tensión que recibirá el amplificador será de -3.5 V. Ahora se introduce la tensión de alimentación con la que se quiere realizar la medida. A continuación se hace conducir el transistor bajando cuidadosamente la tensión de polarización hasta 1.3 V, esto corresponde a una subida hasta los -1.3 V para el amplificador.

A continuación se alimenta el *driver* con 24 V para después poderle excitar con señal (sin modular) directamente desde el generador de señal. Conviene que en el momento del inicio de la excitación la potencia sea baja y se vaya subiendo cuidadosamente hasta alcanzar los 5 dBm.

Es también conveniente controlar periódicamente el consumo de corriente de la fuente de tensión de polarización para ver si la puerta del transistor está rectificando ya que se podría dañar el transistor.

Realizando este procedimiento se realizan las siguientes medidas para las que se muestran directamente los datos medidos, su representación gráfica así como el espectro capturado de cada una de ellas a las frecuencias de 85 MHz, 100 MHz, 110 MHz y 125 MHz.

6.2.2. Tensión de alimentación: 9 V

Frecuencia	Corriente (mA)	Impedancia (Ω)	Potencia de Salida (W)	Rendimiento (%)	Ganancia (dB)
85 MHz	98	91,84	0,85	96,37	12,29
90 MHz	102	88,24	0,9	98,04	12,54
95 MHz	106	84,91	0,95	99,58	12,78
100 MHz	108	83,33	0,97	99,79	12,87
105 MHz	108	83,33	0,97	99,79	12,87
110 MHz	102	88,24	0,92	100,22	12,64
115 MHz	95	94,74	0,85	99,42	12,29
120 MHz	84	107,14	0,75	99,21	11,75
125 MHz	72	125,00	0,6	92,59	10,78

Tabla 3. Resultados de las medidas (Tensión de alimentación: 9 V)




Ilustración 56. Potencia de salida (Tensión de alimentación 9 V)




Ilustración 57. Rendimiento (Tensión de alimentación 9 V)




Ilustración 58. Ganancia (Tensión de alimentación 9 V)




Ilustración 59. Espectro f = 85 MHz (9 V)




Ilustración 61. Espectro f = 110 MHz (9 V)




Ilustración 60. Espectro f = 100 MHz (9 V)




Ilustración 62. Espectro f = 125 MHz (9 V)

6.2.3. Tensión de alimentación: 12 V

Frecuencia	Corriente (mA)	Impedancia (Ω)	Potencia de Salida (W)	Rendimiento (%)	Ganancia (dB)
85 MHz	125	96,00	1,4	93,33	14,46
90 MHz	130	92,31	1,5	96,15	14,76
95 MHz	137	87,59	1,62	98,54	15,10
100 MHz	143	83,92	1,7	99,07	15,30
105 MHz	142	84,51	1,7	99,77	15,30
110 MHz	138	86,96	1,65	99,64	15,17
115 MHz	127	94,49	1,5	98,43	14,76
120 MHz	113	106,19	1,3	95,87	14,14
125 MHz	97	123,71	1	85,91	13,00

Tabla 4. Resultados de las medidas (Tensión de alimentación: 12 V)




Ilustración 63. Potencia de salida (Tensión de alimentación 12 V)




Ilustración 64. Rendimiento (Tensión de alimentación 12 V)




Ilustración 65. Ganancia (Tensión de alimentación 12 V)




Ilustración 66. Espectro f = 85 MHz (12 V)




Ilustración 68. Espectro f = 110 MHz (12 V)




Ilustración 67. Espectro f = 100 MHz (12 V)




Ilustración 69. Espectro f = 125 MHz (12 V)

6.2.4. Tensión de alimentación: 15 V

Frecuencia	Corriente (mA)	Impedancia (Ω)	Potencia de Salida (W)	Rendimiento (%)	Ganancia (dB)
85 MHz	147	102,04	2,2	99,77	16,42
90 MHz	157	95,54	2,35	99,79	16,71
95 MHz	168	89,29	2,46	97,62	16,91
100 MHz	175	85,71	2,58	98,29	17,12
105 MHz	177	84,75	2,61	98,31	17,17
110 MHz	172	87,21	2,5	96,90	16,98
115 MHz	160	93,75	2,3	95,83	16,62
120 MHz	143	104,90	2	93,24	16,01
125 MHz	123	121,95	1,6	86,72	15,04

Tabla 5. Resultados de las medidas (Tensión de alimentación: 15 V)




Ilustración 70. Potencia de salida (Tensión de alimentación 15 V)




Ilustración 71. Rendimiento (Tensión de alimentación 15 V)




Ilustración 72. Ganancia (Tensión de alimentación 15 V)




Ilustración 73. Espectro f = 85 MHz (15 V)




Ilustración 75. Espectro f = 85 MHz (110 V)




Ilustración 74. Espectro f = 100 MHz (15 V)




Ilustración 76. Espectro f = 125 MHz (15 V)

6.2.5. Tensión de alimentación: 18 V

Frecuencia	Corriente (mA)	Impedancia (Ω)	Potencia de Salida (W)	Rendimiento (%)	Ganancia (dB)
85 MHz	163	110,43	2,8	95,43	17,47
90 MHz	179	100,56	3,1	96,21	17,91
95 MHz	194	92,78	3,38	96,79	18,29
100 MHz	204	88,24	3,58	97,49	18,54
105 MHz	209	86,12	3,6	95,69	18,56
110 MHz	205	87,80	3,42	92,68	18,34
115 MHz	192	93,75	3,2	92,59	18,05
120 MHz	172	104,65	2,8	90,44	17,47
125 MHz	148	121,62	2,3	86,34	16,62

Tabla 6. Resultados de las medidas (Tensión de alimentación: 18 V)




Ilustración 77. Potencia de salida (Tensión de alimentación 18 V)




Ilustración 78. Rendimiento (Tensión de alimentación 18 V)




Ilustración 79. Ganancia (Tensión de alimentación 18 V)




Ilustración 80. Espectro $f = 85$ MHz (18 V)




Ilustración 82. Espectro $f = 110$ MHz (18 V)




Ilustración 81. Espectro $f = 100$ MHz (18 V)




Ilustración 83. Espectro $f = 125$ MHz (18 V)

6.2.6. Tensión de alimentación: 22 V

Frecuencia	Corriente (mA)	Impedancia (Ω)	Potencia de Salida (W)	Rendimiento (%)	Ganancia (dB)
85 MHz	178	123,60	3,6	91,93	18,56
90 MHz	199	110,55	3,9	89,08	18,91
95 MHz	220	100,00	4,28	88,43	19,31
100 MHz	237	92,83	4,65	89,18	19,67
105 MHz	246	89,43	4,8	88,69	19,81
110 MHz	246	89,43	4,7	86,84	19,72
115 MHz	234	94,02	4,5	87,41	19,53
120 MHz	212	103,77	4	85,76	19,02
125 MHz	183	120,22	3,4	84,45	18,31

Tabla 7. Resultados de las medidas (Tensión de alimentación: 22 V)




Ilustración 84. Potencia de salida (Tensión de alimentación 22 V)




Ilustración 85. Rendimiento (Tensión de alimentación 22 V)




Ilustración 86. Ganancia (Tensión de alimentación 22 V)




Ilustración 87. Espectro $f = 85$ MHz (22 V)




Ilustración 89. Espectro $f = 110$ MHz (22 V)




Ilustración 88. Espectro $f = 100$ MHz (22 V)




Ilustración 90. Espectro $f = 125$ MHz (22 V)

6.2.7. Tensión de alimentación: 25 V

Frecuencia	Corriente (mA)	Impedancia (Ω)	Potencia de Salida (W)	Rendimiento (%)	Ganancia (dB)
85 MHz	186	134,41	4	86,02	19,02
90 MHz	209	119,62	4,4	84,21	19,43
95 MHz	233	107,30	4,9	84,12	19,90
100 MHz	254	98,43	5,4	85,04	20,32
105 MHz	267	93,63	5,65	84,64	20,52
110 MHz	271	92,25	5,7	84,13	20,56
115 MHz	262	95,42	5,5	83,97	20,40
120 MHz	240	104,17	4,9	81,67	19,90
125 MHz	209	119,62	4,2	80,38	19,23

Tabla 8. Resultados de las medidas (Tensión de alimentación: 25 V)




Ilustración 91. Potencia de salida (Tensión de alimentación 25 V)




Ilustración 92. Rendimiento (Tensión de alimentación 25 V)




Ilustración 93. Ganancia (Tensión de alimentación 25 V)




Ilustración 94. Espectro $f = 85$ MHz (25 V)




Ilustración 96. Espectro $f = 110$ MHz (25 V)




Ilustración 95. Espectro $f = 100$ MHz (25 V)




Ilustración 97. Espectro $f = 125$ MHz (25 V)

6.3. Medida de la SWR

6.3.1. Banco de medidas

La configuración de del banco de medidas necesario para esta medida se muestra en la Ilustración 98. En esta medida se va excitar el amplificador con la misma potencia por lo que se aplica del punto anterior todo lo explicado para el generador de señales y el *driver*. Esto incluye los atenuadores, ya que seguirá habiendo dos atenuadores de 3 dB cada uno entre el generador de señales y el vatímetro.




Ilustración 98. Banco de medida: Medida de la SWR

En este caso no hace falta siquiera polarizar el transistor ya que si recordamos del capítulo 3, el transistor NPTB00004 es un dispositivo *normally-on*, lo que significa que al no aplicarle ninguna tensión de polarización, 0 V, el transistor estará conduciendo ya que la no conducción se produce para valores menores a -1.5 V.

Además, se ha cambiado de posición el vatímetro ya que en el caso anterior estaba midiendo la potencia de salida y ahora estará situado a la entrada del amplificador y configurado para medir la potencia que se refleja en el mismo.

6.3.2. Medida

La medida se ha realizado de 85 MHz a 130 MHz sin medirse ninguna potencia reflejada en ningún tramo del rango de frecuencias de trabajo.

Por lo tanto se puede estimar que las pérdidas de retorno, SWR, son mayores a 15 dB.

6.4. Conclusiones

Se han conseguido medir los principales parámetros del amplificador. Aunque son dos medidas sencillas, resultan suficientes a fin de estudiar el comportamiento básico del amplificador ya que son bastante representativas del comportamiento del mismo.

Habría también que estudiar el comportamiento del amplificador y caracterizarlo cuando se le hace trabajar con señales más complejas que son de mayor interés práctico. Como ejemplo de estas señales se podría poner, entre otras, señales OFDM ó W-CDMA que son ampliamente utilizadas en ámbitos de comunicaciones móviles.

En las ilustraciones 99, 100 y 101 se muestra la representación de las tres medidas realizadas para las distintas tensiones de alimentación.




Ilustración 99. Potencia de salida para todas las tensiones de alimentación




Ilustración 100. Rendimiento para todas las tensiones de alimentación




Ilustración 101. Ganancia para todas las tensiones de alimentación

A partir de estas ilustraciones se puede observar como para bajas tensiones de alimentación se ha llegado a medir un 100% de rendimiento. Esto es debido a que a existe alrededor de un 5% de error relativo en la medida introducido por el vatímetro. Por lo tanto, y como es obvio, el rendimiento siempre será menor del 100%.

Como se puede ver también, se obtienen valores de rendimiento por encima del 85% para todas las tensiones de alimentación iguales y menores a 22 V en todo el rango de frecuencias de trabajo.

Además, se obtienen las mayores ganancias, superiores a 18 dB, para las tensiones de alimentación de 22 V y 25 V. Respecto a la potencia de salida se puede decir que cuanto mayor es la tensión de alimentación, menor es la planicidad de la curva de potencia de salida y mayor es la potencia que se entrega a la salida.

Se alcanzan valores mayores a 4 W para tensiones de alimentación de 22 V y 25 V, siendo para la segunda la máxima potencia y también una potencia mayor a 4 W para un mayor ancho de banda.

Respecto a la linealidad, observando las capturas del espectro obtenidas, se puede ver como el cociente entre la señal y su primer armónico es menor para frecuencias más bajas, obteniéndose valores que empiezan a ser aceptables a partir de frecuencias de 100 MHz. Estos valores aumentan con la frecuencia de la señal de excitación, obteniéndose aproximadamente una relación señal a armónico de aproximadamente 15 dB para 100 MHz, valor bajo, 20 dB para 110 MHz, que ya es aceptable e incluso de unos 22 dB para 125 MHz. Esto se traduce en que, especialmente para los dos últimos casos, un elevado porcentaje de la potencia de salida se encontrará en la frecuencia fundamental y una parte mínima en los armónicos, situación que sin duda es deseable cuando se trata de amplificadores de potencia.

Hay que tener en cuenta además que la carga introducida a continuación del vatímetro no presenta la misma atenuación a todas las frecuencias. Por ello, hubiera sido interesante haber caracterizado el bloque completo con el que se han realizado las medidas acotando entre la salida del amplificador y la entrada del analizador de espectros para todas las frecuencias de trabajo. Para realizar esta medida con mayor precisión, hubiera sido de gran ayuda utilizar el medidor de potencia de Agilent.

De la medida de la SWR se infiere una correcta adaptación de la entrada del circuito puesto que la señal reflejada era de tan baja potencia que con el equipamiento utilizado fue imposible medirla.

En vista de las medidas obtenidas se da por tanto como válido el amplificador fabricado.

Las formas de onda no se han podido medir ya que la sonda del osciloscopio disponible tiene una capacidad interna de alrededor de 16 pF que es aproximadamente el doble de 8 pF que es la capacidad finalmente fijada en el drenador del transistor.

Por tanto, al poner la sonda del osciloscopio, se produce una gran variación de esta capacidad, que como se ha visto en la fase de optimización de salida, es muy sensible, desvirtuando así la red de salida y midiendo unas formas de onda de una red de salida diferente a la que en realidad trabaja en el amplificador.

De hecho, al realizar alguna prueba de esta medida, se vio como se producían unas grandes variaciones en la potencia de salida al poner la sonda del osciloscopio sobre el drenador del transistor.

Capítulo 7:

Conclusiones

7.1. Introducción

En el presente capítulo se van a desarrollar una serie de conclusiones finales basadas tanto en los resultados obtenidos que fueron mostrados en el capítulo anterior como en las diferentes consideraciones a las que se ha ido haciendo mención a lo largo de todo el proceso de diseño e implementación del amplificador aquí presentado.

Además, se hará un análisis de las especificaciones de diseño marcadas al inicio del capítulo 4 a fin de demostrar que el amplificador implementado cumple estas especificaciones.

También, a partir de los resultados de la simulación y de los resultados de las medidas, se hará una comparación entre los diferentes parámetros del amplificador diseñado y construido.

Para concluir, se propondrán algunas mejoras deseables para mejorar el comportamiento del amplificador en lo que a los principales parámetros que lo definen se refiere.

7.2. Conclusiones generales

A partir de las medidas obtenidas en el capítulo 6, se puede decir que el proyecto ha finalizado con éxito debido a que se han obtenido un conjunto de valores de potencia de salida, rendimiento y ganancia más que aceptables. Además estos valores son los que se habían empleado como especificación para realizar el diseño y, por lo tanto, los que se esperaba obtener.

Estos resultados han sido el resultado del tiempo invertido tanto a entender minuciosamente el funcionamiento del circuito, como al trabajo de simulación que permitió verificar la configuración del circuito para la que el modo de funcionamiento era el esperado, así como también al trabajo de optimización de la red de salida.

Esto implica por tanto, que las medidas de las capacidades de entrada y salida han sido correctamente medidas ya que el ajuste necesario de esta capacidad en la fase de optimización de la red de salida fue mínimo.

Se puede concluir también, en base a los resultados obtenidos, que en este caso particular la red de entrada es afortunadamente prescindible.

También hay que resaltar tanto que la mayor parte del esfuerzo se ha centrado en el diseño y optimización de la red de salida así como la gran importancia de obtener un factor de calidad elevado en los elementos que forman la red de salida.

7.3. Análisis de las especificaciones de diseño

Como se pueden ver en la Ilustración 99, el ancho de banda en el que el amplificador tiene una potencia de salida igual o mayor a 4 W es, para el caso de la tensión de alimentación de 25 V, de 40 MHz, que supone un ancho de banda relativo del 40% aproximadamente. Para el caso de la tensión de alimentación de 22 V, este ancho de banda en el que el amplificador trabaja por encima de los 4 W se reduce hasta algo menos de 30 MHz, suponiendo un ancho de banda relativo del 30% aproximadamente.

Por tanto, se obtienen anchos de banda de trabajo más que aceptables teniendo la ventaja de que se obtiene un mayor rendimiento con la tensión de alimentación de 22 V.

Este rendimiento estará situado entre el 92% y algo menos del 85%. Este valor de rendimiento es el esperado.

7.4. Comparación entre simulación y medidas físicas

Como se puede ver en las ilustraciones 102 a 105, las medidas reales no son demasiado similares en cuanto a la forma con respecto a las simulaciones. Sin embargo, hay que tener en cuenta tres aspectos importantes.

El primero de ellos es que la simulación está hecha sobre la red de salida antes de ser optimizada en la fase de implementación. El segundo es que la simulación está basada en un modelo de transistor que actúa como un conmutador al que se le incluyen algunos parámetros como la capacidad de salida y la R_{ON} tan influyente en el rendimiento.

Por último, ligado con la primera consideración, en la simulación no se tienen en cuenta las inductancias y capacidades adicionales que introduce el PCB.

Además, la potencia de salida, a pesar de no coincidir en la forma de la traza, sí coincide de manera aproximada en los niveles de potencia.




Ilustración 102. Potencia de salida simulada (Tensión de alimentación 25 V)




Ilustración 103. Potencia de salida medida (Tensión de alimentación 25 V)

Respecto al rendimiento, se puede decir que se obtiene menos rendimiento en las medidas reales que en la simulación. Esto tiene lógica ya que, aparte de las consideraciones descritas para explicar las diferencias en el caso de la potencia de salida, se puede añadir también que en la simulación no se tienen en cuenta ni errores de medida, ni las pérdidas que introducen elementos no reales tales como bobinas, condensadores ó incluso el PCB.

Además, el rendimiento simulado no es el que se obtendría en una medida real ya que está también calculado para un nivel de potencia superior a la potencia máxima que puede entregar el NPTB00004. De este modo, el modelo real ofrecerá un menor

rendimiento respecto al simulado debido a que la potencia de salida incluida en el cálculo del rendimiento estaría limitada debido a que el transistor no puede suministrar la corriente suficiente por estarse sobrepasando su potencia de salida máxima.




Ilustración 104. Rendimiento simulado (Tensión de alimentación 25 V)




Ilustración 105. Rendimiento medido (Tensión de alimentación 25 V)

7.5. Mejoras sugeridas

La principal mejora sugerida está relacionada con mejorar el ancho de banda del amplificador. Como se pudo ver en el capítulo 4, donde se explicaba en detalle el diseño del amplificador, fue necesario un ajuste a la baja de la admitancia de la red de salida a fin de que el transistor trabajase adecuadamente al no requerírsele más corriente de la que éste puede aportar.

El problema al que lleva la solución de reducir la admitancia es que la red de doble compensación de susceptancia deja de hacer la función por la que ha sido seleccionada, que es resonar en dos frecuencias distintas y, al combinar estas, obtener un mayor ancho de banda. De este modo, lo que ha sucedido es que al optimizar la red de salida para la admitancia deseada, sólo se ha conseguido que resuene a una frecuencia dentro del ancho de banda de trabajo, no existiendo la combinación de las dos resonancias por estar una muy alejada de la otra y estando por tanto limitado el ancho de banda.

Para solucionar esto habría que diseñar un transformador que, situado justo en el drenador del transistor, hiciese la transformación de impedancia necesaria de forma que la red de salida pudiese funcionar según el principio de la doble compensación de susceptancia, sin necesidad por tanto de reducir la admitancia tal y como se explicó en el capítulo 4.

Este transformador también debería ser de hilo de plata a fin de que no afectase al rendimiento del amplificador. El transformador, a pesar de que puede ser tedioso de diseñar e implementar correctamente, una vez conseguido, no debería perturbar el funcionamiento del amplificador en términos de rendimiento ó potencia de salida.

Para intentar aumentar el rendimiento, se podrían proponer dos acciones, la primera sería cambiar la bobina de hilo de cobre por una de plata, aunque existe la problemática de que esta bobina requiere una gran inductancia, cosa que se evitaría empleando el transformador que se proponía en el párrafo anterior. Con esta propuesta tampoco se espera obtener un aumento dramático del rendimiento.

Otra propuesta que sí podría aumentar el rendimiento de una manera más notable sería excitar el transistor con una onda cuadrada. De este modo el transistor conmutaría de manera más óptima por tener rampas de gran pendiente que reducirían el tiempo de conmutación respecto a la excitación con una señal sinusoidal.

Esto se pudo comprobar, a modo de prueba muy limitada en el tiempo, excitando el transistor con algo más de potencia de 5 dBm, de esta manera, al empezar a rectificar, hace que el seno con el que es excitado sea más parecido a una onda cuadrada. Sin embargo, como se advirtió en el capítulo 6, al hacer esto el transistor se puede

deteriorar, es por ello por lo que esta prueba se hizo subiendo muy poco la potencia por encima de 5 dBm y durante un tiempo de segundos.

Una vez solucionado el problema de la admitancia de la red de salida y consiguiendo un mayor ancho de banda de trabajo, se puede también pensar en intentar aplanar la potencia durante todo el rango de frecuencias de trabajo. El procedimiento para lograr esto es el mismo que el explicado para optimizar la red de salida en el capítulo 5.

Capítulo 8:

Presupuesto

8.1. Introducción

En este capítulo se van a detallar los gastos en los que se ha incurrido al realizar el proyecto. Estos gastos se dividirán en dos, gastos en recursos materiales y gastos en recursos materiales.

En este presupuesto no se incluyen los gastos asociados a licencias de software ó equipamiento de laboratorio ya que estos han sido provistos por el Grupo de Ingeniería de Radio (G.I.R.A.). Sí que es importante mencionar que tanto las licencias de software como todo el equipamiento necesario para realizar las medidas descritas a lo largo de este documento, han sido de vital importancia y sin ellas este proyecto no sería viable.

Respecto a las licencias de software, se han utilizado programas de diseño y simulación profesional como *AWR Microwave Office*.

Por otra parte, cuando se habla de los gastos de equipamiento, se incluyen también todos los elementos necesarios para poder hacer las medidas como *bias tee*, cables, conectores, cargas, atenuadores, etc. Por otro lado, hay que destacar que los equipos utilizados en este proyecto son en su mayoría equipos profesionales de Agilent [17]. Concretamente se han utilizado analizadores de redes de 1 y 2 puertos, un analizador de espectros, un osciloscopio, un generador de señales, fuentes de alimentación, un vatímetro, etc.

También hay que considerar las herramientas necesarias para construir el prototipo, que tampoco han supuesto ningún coste debido a que han sido puestas a disposición por el Grupo de Ingeniería de Radio (G.I.R.A.). Entre las herramientas más utilizadas se pueden destacar soldadores, pistola de aire caliente, limas, microscopio, etc.

8.2. Gasto en recursos materiales

En base a lo expuesto en la introducción, se puede determinar que, principalmente, los gastos en recursos materiales vendrán dados por los materiales utilizados en el prototipado del amplificador. Esto incluye tanto las medidas realizadas a fin de caracterizar el transistor como las medidas realizadas para optimizar la red de salida.

En la siguiente tabla se detallan estos gastos.

Descripción	Cantidad	Precio	Total
Conector SMA	6	8,11	48,66 €
Condensador 0603	10	0,1	1 €
Condensador ATC (kits)	3	120	360 €
Condensador aluminio	1	0,28	0,28 €
Resistencia SMD 1206	50	0,029	1,45 €
Ferrita 4C65	1	1,37	1,37 €
Bobinas Coilcraft (kit)	1	80	80 €
NPTB00004	2	17,54	35,08 €
PCB doble cara	1	22,27	22,27 €
Disipador	1	22,3	22,3 €
Tornillos métrica 3	8	6,96	55,68 €
Hilo plateado	1	15,35	15,35 €
Hilo de cobre	1	13,54	13,54 €
TOTAL			656,98 €

Tabla 9. Gastos en recursos materiales

8.3. Gasto en recursos humanos

Los gastos humanos vienen dados únicamente por las horas de trabajo invertidas en llevar a cabo este proyecto. Serán incluidos por tanto desde las horas dedicadas a la lectura de documentación hasta las horas dedicadas a escribir la presente documentación.

Por tanto, en la siguiente tabla se pueden ver el desglose de estos gastos según las distintas etapas en las que se ha dividido este proyecto. Para el cálculo se ha tenido en cuenta que la hora de trabajo se factura a 21.8 €/hora que es un valor de referencia para un Graduado en Ingeniería de 1 a 3 años de experiencia.

Descripción	Nº horas	Total
Lectura de documentación	60	1.311,60 €
Diseño y simulación	120	2.623,20 €
Implementación	60	1.311,60 €
Medidas	32	699,52 €
Documentación	180	3.934,80 €
TOTAL		9.880,72 €

Tabla 10. Gastos en recursos humanos

8.4. Gastos totales

La cifra del gasto total vendrá dada por la suma de las dos anteriores, que formará el subtotal, y a la que habrá que añadir el 21% correspondiente al IVA.

En la siguiente tabla se muestra el desglose de los gastos totales.

Descripción	Importe
Recursos materiales	656,98 €
Recursos humanos	9.880,72 €
Subtotal	10.537,70 €
IVA (21%)	2.212,92 €
TOTAL	12.750,62 €

Tabla 11. Gastos totales

Capítulo 9:

Bibliografía

- [1] ORTEGA GONZÁLEZ, Francisco Javier. *Análisis y diseño de amplificadores de potencia en alta frecuencia*. EUIT de Telecomunicación, 2001.
- [2] GONZALEZ, Guillermo. *Microwave Transistors Amplifiers. Analysis and Design*. 2ª edición. Prentice Hall. 1996.
- [3] Nathan O. Sokal (1975). Class E - A new Class of High Efficiency Tuned Single-Ended Switching Power Amplifiers. Solid-State Circuits, IEEE Journal.
- [4] Nathan O. Sokal. (2000). *Class-E RF Power Amplifiers*.
- [5] GREBENNIKOV, Andrei. *Switchmode RF and Microwave Power Amplifiers*. 2ª edición. Academic Press, 2012.
- [6] Stephen L. Colino. *Fundamentals of Gallium Nitride Power Transistors*. Efficient Power Conversion. <http://epc-co.com>
- [7] Michael Shur. *Heterostructure Field Effect Transistors*.
- [8] John Roberts. *GaN Transistors - Drive Control, Thermal Management and Isolation*. 2013.
- [9] Nitronex NPTB00004. Hoja de características.
- [10] P. Parikh. *AlGaIn/GaN HEMTs: An overview of device operation and applications*. Electrical & Computer Engineering Department, University of California.
- [11] J.-W. Lee. *Microwave Noise Characteristics of AlGaIn/GaN HEMTs on SiC Substrates for Broad-Band Low-Noise Amplifiers*. IEEE Microwave and Wireless Components Letters. 2004.
- [12] Aethercomm. *Gallium Nitride HEMTs for High Efficiency Power Amplifiers*. Microwave Product Digest. 2004.
- [13] Jose Antonio Garrido Ariza. *Fabricación, caracterización y modelado de transistores de heterounión de efecto de campo basados en AlGaIn/GaN*. Tesis doctoral. 2000.
- [14] RFMD. Resource Center. http://www.rfmd.com/resource_center/
- [15] <http://hamwaves.com/antennas/inductance.html>
- [16] Mini-Circuits. www.minicircuits.com
- [17] Agilent Technologies. www.agilent.com

Otras fuentes consultadas:

- RAAB, F. H., “High Efficiency Amplification Techniques,” IEEE Circuits and Systems, vol. 7, no. 10, 1975.
- HERBERT L. Krauss. *Solid state radio engineering*. Wiley Trans-edition, 1983.
- CHANG, Kai. *High Efficiency RF and Microwave Solid State Power Amplifiers*. Wiley. 2009.
- Frederick H. Raab. *Idealized Operation of the Class E Tuned Power Amplifier*. IEEE Transactions on Circuits and Systems. 1977.
- KENINGTON, PETER B. *High-linearity RF Amplifier Design*. Artech House. 2000.